-
公开(公告)号：CN111834297B
公开(公告)日：2025-04-18
申请号：CN201910785179.9
申请日：2019-08-23
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本公开涉及集成电路器件及用于制作集成电路器件的方法。一种方法包括形成第一金属特征，在第一金属特征上方形成电介质层，蚀刻电介质层以形成开口，其中，第一金属特征的顶表面通过开口暴露，以及对第一金属特征的顶表面执行第一处理。第一处理是通过开口执行的，并且第一处理是使用第一工艺气体执行的。在第一处理之后，通过开口执行第二处理，并且第二处理是使用不同于第一工艺气体的第二工艺气体执行的。在开口中沉积第二金属特征。
-
公开(公告)号：CN118610090A
公开(公告)日：2024-09-06
申请号：CN202311539320.X
申请日：2023-11-17
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L29/78
Abstract: 本公开涉及鳍式场效应晶体管器件及其形成方法。一种形成半导体器件的方法包括：在突出得高于衬底的鳍之上形成栅极结构；邻近所述栅极结构、在所述鳍之上形成源极/漏极区域；围绕所述栅极结构、在所述源极/漏极区域之上形成层间电介质(ILD)层；在所述ILD层中形成开口以暴露所述源极/漏极区域；在所述源极/漏极区域之上的所述开口中依次形成硅化物区域和阻挡层，其中，所述阻挡层包括氮化硅；降低所述阻挡层的暴露于所述开口的表面部分中的氮化硅的浓度；在进行所述降低之后，在所述阻挡层上形成晶种层；以及在所述晶种层上形成导电材料以填充所述开口。
-
公开(公告)号：CN111261583B
公开(公告)日：2024-05-10
申请号：CN201911205552.5
申请日：2019-11-29
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768
Abstract: 本公开涉及半导体器件及其制造方法。一种用于制造半导体器件的方法，包括：移除第一电介质层的一部分以形成由第一电介质层的侧壁限定的第一凹槽；在第一凹槽中形成第一导电层；移除第一导电层的一部分以形成由第一电介质层的侧壁限定的第二凹槽；在第二凹槽中形成第二导电层，其中，第二导电层与第一导电层接触；在第二导电层上方形成第二电介质层；移除第二电介质层的一部分以形成由第二电介质层的侧壁限定的第三凹槽，其中，第二导电层通过第三凹槽被暴露；以及在第三凹槽中形成第三导电层，其中，第三导电层与第二导电层接触。
-
公开(公告)号：CN111261583A
公开(公告)日：2020-06-09
申请号：CN201911205552.5
申请日：2019-11-29
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768
Abstract: 本公开涉及半导体器件及其制造方法。一种用于制造半导体器件的方法，包括：移除第一电介质层的一部分以形成由第一电介质层的侧壁限定的第一凹槽；在第一凹槽中形成第一导电层；移除第一导电层的一部分以形成由第一电介质层的侧壁限定的第二凹槽；在第二凹槽中形成第二导电层，其中，第二导电层与第一导电层接触；在第二导电层上方形成第二电介质层；移除第二电介质层的一部分以形成由第二电介质层的侧壁限定的第三凹槽，其中，第二导电层通过第三凹槽被暴露；以及在第三凹槽中形成第三导电层，其中，第三导电层与第二导电层接触。
-
公开(公告)号：CN110323205A
公开(公告)日：2019-10-11
申请号：CN201810823819.6
申请日：2018-07-25
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/538 , H01L29/78 , H01L21/336
Abstract: 本发明实施例大体提供了涉及诸如金属接触件、通孔、线等的导电部件以及用于形成这些导电部件的方法的示例实施例。在实施例中，一种半导体结构包括位于衬底上方的第一介电层、位于第一介电层中的第一导电部件、位于第一介电层上方的第二介电层、位于第二介电层中的第二导电部件以及设置在第一导电部件和第二导电部件之间的阻挡区。第二导电部件设置在第二介电层的第一侧壁和第二介电层的第二侧壁之间且邻接第一侧壁和第二侧壁。阻挡区至少从第二介电层的第一侧壁横向延伸至第二介电层的第二侧壁。本发明实施例还提供另一种半导体结构和一种形成半导体结构的方法。
-
Patent Agency Ranking
公开(公告)号：CN110323205B
公开(公告)日：2021-09-03
申请号：CN201810823819.6
申请日：2018-07-25
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/538 , H01L29/78 , H01L21/336
Abstract: 本发明实施例大体提供了涉及诸如金属接触件、通孔、线等的导电部件以及用于形成这些导电部件的方法的示例实施例。在实施例中，一种半导体结构包括位于衬底上方的第一介电层、位于第一介电层中的第一导电部件、位于第一介电层上方的第二介电层、位于第二介电层中的第二导电部件以及设置在第一导电部件和第二导电部件之间的阻挡区。第二导电部件设置在第二介电层的第一侧壁和第二介电层的第二侧壁之间且邻接第一侧壁和第二侧壁。阻挡区至少从第二介电层的第一侧壁横向延伸至第二介电层的第二侧壁。本发明实施例还提供另一种半导体结构和一种形成半导体结构的方法。
-
公开(公告)号：CN110277347A
公开(公告)日：2019-09-24
申请号：CN201810937837.7
申请日：2018-08-17
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768
Abstract: 本发明提供了与诸如金属接触件、通孔、线等的导电部件和用于形成那些导电部件的方法相关的示例性实施例。在一些实施例中，一种结构包括：第一介电层，位于衬底上方；第一导电部件，穿过第一介电层，第一导电部件包括第一金属；第二介电层，位于第一介电层上方；以及第二导电部件，穿过第二介电层，具有延伸至第一导电部件的下部凸形表面，其中，第二导电部件的下部凸形表面具有在第二介电层的底部边界下方横向延伸的尖端。本发明的实施例还涉及使用自下而上填充沉积的导电部件形成和结构。
-
公开(公告)号：CN116153785A
公开(公告)日：2023-05-23
申请号：CN202210854441.2
申请日：2022-07-15
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L29/78 , H01L21/768 , H01L23/482
Abstract: 本公开涉及半导体器件的接触特征及其形成方法。一种方法包括在外延源极/漏极区域之上形成电介质层，在电介质层中形成开口。开口暴露外延源极/漏极区域的一部分。在开口的侧壁和底部上形成阻挡层。对开口的侧壁和底部执行氧化工艺。氧化工艺将阻挡层的一部分转化为氧化阻挡层，并将电介质层的与所述氧化阻挡层相邻的部分转化为衬垫层。去除氧化阻挡层。以自下而上的方式用导电材料填充开口，导电材料与衬垫层实体接触。
-
公开(公告)号：CN115472489A
公开(公告)日：2022-12-13
申请号：CN202210937903.7
申请日：2022-08-05
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/02 , H01L21/67 , C23C16/14 , C23C16/455
Abstract: 提供一种半导体装置的形成方法。在此描述的低流量钨化学气相沉积(CVD)技术提供了半导体基板上的大抵上均匀的钨的沉积。在一些实施方式中，将处理蒸汽的流动提供到CVD处理室，相较于六氟化钨的流速较高的情况，使得六氟化钨在处理蒸汽中的流速导致钨层以较慢的速率成长，以促进钨层的大抵上均匀的成长。如此一来，低流量钨CVD技术可以用于达到与原子层沉积(ALD)类似的表面均匀度表现，且为相对ALD更快的沉积制程(例如，由于ALD的较低的沉积速率以及大量的交替的处理循环)。这降低了在钨层中的缺陷形成的可能性，且增加了用于半导体基板(以及其他半导体基板)的半导体装置处理的产能。
-
公开(公告)号：CN111834297A
公开(公告)日：2020-10-27
申请号：CN201910785179.9
申请日：2019-08-23
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L27/088
Abstract: 本公开涉及集成电路器件及用于制作集成电路器件的方法。一种方法包括形成第一金属特征，在第一金属特征上方形成电介质层，蚀刻电介质层以形成开口，其中，第一金属特征的顶表面通过开口暴露，以及对第一金属特征的顶表面执行第一处理。第一处理是通过开口执行的，并且第一处理是使用第一工艺气体执行的。在第一处理之后，通过开口执行第二处理，并且第二处理是使用不同于第一工艺气体的第二工艺气体执行的。在开口中沉积第二金属特征。
-
-
-
-
-
-
-
-
-
Search Results
12
records
(took 0.026 seconds)
