公开(公告)号：CN1722301A

公开(公告)日：2006-01-18

申请号：CN200510078130.8

申请日：2005-06-13

Applicant: 尔必达存储器株式会社

Inventor： 藤间志郎

IPC: G11C11/409 ,  G11C11/419 ,  G11C8/00

CPC classification number: G11C8/08

Abstract: 本发明提供一种具有电路规模小、稳定进行动作的字线驱动电路的半导体存储装置。具有：向第1电位驱动字线信号(15)的第1驱动电路(11)；向第2电位驱动字线信号(15)的第2驱动电路(12)；向第3电位驱动字线信号(15)的第3驱动电路(13)；以及驱动控制电路(14)。驱动控制电路(14)在输入信号(16)为第1逻辑值时使第1驱动电路(11)进行动作，在输入信号(16)从第1逻辑值跃迁至第2逻辑值时使第2驱动电路(12)进行动作，在检测出向第2电位驱动了字线驱动信号(15)这一情况时使第3驱动电路(13)进行动作。

公开(公告)号：CN1700850A

公开(公告)日：2005-11-23

申请号：CN200510072830.6

申请日：2005-05-20

Applicant: 日本电气株式会社 ,  株式会社瑞萨东日本半导体 ,  尔必达存储器株式会社

Inventor： 今里雅治 ,  中村淳 ,  渡边敬行 ,  常田健祐 ,  片桐光昭 ,  清水浩也 ,  永田达也

IPC: H05K9/00

CPC classification number: G11C5/04 ,  H05K1/0218 ,  H05K9/0064

Abstract: 在存储模块中，参考电势连接构图置于高频信号线和/或从信号线的引线端延伸的延伸线上，以及用于覆盖半导体存储芯片的屏蔽盖置于衬底上，并且通过金属盖接触部件将参考电势连接构图连接到屏蔽盖。

公开(公告)号：CN1670936A

公开(公告)日：2005-09-21

申请号：CN200510056050.2

申请日：2005-03-21

Applicant: 尔必达存储器株式会社

Inventor： 渡边祐二 ,  片桐光昭 ,  谷江尚史 ,  中村淳 ,  佐藤朝彦

IPC: H01L21/60 ,  H01L23/48 ,  H05K3/34

CPC classification number: H05K1/111 ,  H01L21/563 ,  H01L23/3114 ,  H01L24/48 ,  H01L25/0657 ,  H01L25/105 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/73203 ,  H01L2224/73265 ,  H01L2225/0651 ,  H01L2225/06517 ,  H01L2225/06565 ,  H01L2924/00014 ,  H01L2924/01087 ,  H01L2924/15311 ,  H01L2924/181 ,  H05K2201/09281 ,  H05K2201/094 ,  H05K2201/10734 ,  Y02P70/611 ,  H01L2924/00012 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

Abstract: 半导体装置，具有：半导体封装件(2)；以及安装基板(5)，该安装基板(5)具有通过焊料突起(4)而与半导体封装件(2)电连接的焊盘(8)。安装基板(5)上形成了多个由多个焊盘(8)配置而成的列，构成位于分别离主边最近的一侧的列的焊盘(8)中的至少一个，具有从焊盘(8)沿着安装基板面延伸的布线(9)，主边构成了半导体封装件外缘。布线(9)按以下方式形成：与焊盘(8)对应的联络部位于与连接焊盘(8)的中心和半导体封装件(2)的中心的线段相比，靠近与该线段在焊盘(8)中心直交的线段的一侧。

公开(公告)号：CN1649113A

公开(公告)日：2005-08-03

申请号：CN200510005890.6

申请日：2005-01-27

Applicant: 尔必达存储器株式会社

Inventor： 小此木坚祐 ,  大汤静宪

IPC: H01L21/336 ,  H01L21/265

CPC classification number: H01L27/10873 ,  H01L21/2253 ,  H01L21/2652 ,  H01L21/28061 ,  H01L21/823807 ,  H01L21/823814 ,  H01L21/823892 ,  H01L27/10811 ,  H01L29/6656 ,  H01L29/6659

Abstract: 一种制造半导体器件中的MOS晶体管的方法，包括下述步骤：通过利用多步骤注入和相关的多步骤热处理将掺杂剂注入到沟道层或源极/漏极区中，其中所述多步骤注入包括多个注入步骤，每个注入步骤以低于1×1013/cm2的剂量注入掺杂剂，多步骤注入的总剂量的范围在1×1013/cm2与3×1013/cm2之间。

公开(公告)号：CN1213463C

公开(公告)日：2005-08-03

申请号：CN02107438.0

申请日：2002-03-15

Applicant: 尔必达存储器株式会社

Inventor： 小野泰弘 ,  篠原壮太

IPC: H01L21/3213 ,  H01L21/3065

CPC classification number: G03F7/427 ,  H01L21/31138 ,  H01L21/31144 ,  H01L21/76802

Abstract: 一种半导体器件的制造方法包含下列步骤。首先，依次在Si衬底上形成Ru或RuO2膜和SiO2层。然后，在SiO2层上形成抗蚀剂图形，并将其作为掩模来蚀刻SiO2层以形成接触孔。在接触孔的底部暴露Ru或RuO2膜。接着，利用通过混合O2与N2制备的灰化气体，在200℃或更高的衬底温度下进行等离子灰化，用于灰化抗蚀剂图形，灰化气体中N2的组分比为50%或更高。结果，本发明可以在高选择率下灰化Ru或RuO2膜上的抗蚀剂图形，以防止Ru或RuO2膜消失。

公开(公告)号：CN1638121A

公开(公告)日：2005-07-13

申请号：CN200410061540.7

申请日：2004-12-24

Applicant: 尔必达存储器株式会社

Inventor： 西尾洋二 ,  船场诚司

IPC: H01L25/065 ,  H01L25/07 ,  H01L27/108 ,  G06F13/00

CPC classification number: H01L23/66 ,  G06F1/184 ,  G06F1/185 ,  G06F1/186 ,  G11C5/025 ,  H01L21/6835 ,  H01L23/49822 ,  H01L23/49833 ,  H01L23/50 ,  H01L2221/6834 ,  H01L2221/68368 ,  H01L2224/16 ,  H01L2924/01004 ,  H01L2924/0102 ,  H01L2924/01068 ,  H01L2924/13091 ,  H01L2924/15311 ,  H01L2924/19041 ,  H01L2924/30105 ,  H01L2924/3011 ,  H05K1/141 ,  H01L2924/00

Abstract: 通过使用内插器将包括若干层叠式DRAM芯片的COC DRAM安装在主板上。该内插器包括Si单元和PCB。该Si单元包括Si基板和绝缘层单元，该绝缘层中安装了配线。该PCB包括用于在该Si单元中的配线的参考面。在芯片组和该COC DRAM之间的配线布局对每一种信号是相同的。因此，提供了一种使得高速操作、低功耗和大容量成为可能的存储系统。

公开(公告)号：CN1574343A

公开(公告)日：2005-02-02

申请号：CN200410076668.0

申请日：2004-04-29

Applicant: 株式会社日立制作所 ,  尔必达存储器株式会社

Inventor： 谷江尚史 ,  久野奈柄 ,  细川浩二

IPC: H01L25/00

CPC classification number: H01L25/105 ,  H01L2224/50 ,  H01L2225/1023 ,  H01L2225/1029 ,  H01L2225/1058 ,  H01L2225/107 ,  H01L2924/00011 ,  H01L2924/01047 ,  H01L2924/15311 ,  H01L2924/15321 ,  H01L2924/15331 ,  H01L2924/3011 ,  H01L2924/3511 ,  H01L2924/00 ,  H01L2924/01005

Abstract: 一种半导体模块，其特征是包括：具有半导体元件、配线基板和在上述半导体元件的与上述配线基板侧的面相对侧的面上形成的第1有机膜的半导体封装，上述配线基板具有连接上述半导体元件的配线构件和连接上述配线构件的外部端子；以及装载上述半导体封装的安装基板；第1上述半导体封装和第2上述半导体封装相层叠；在上述第1半导体封装的上述配线基板与上述第2半导体封装的上述第1有机膜之间以及上述安装基板与上述半导体封装之间，具有第2有机膜。

公开(公告)号：CN1574248A

公开(公告)日：2005-02-02

申请号：CN200410045757.9

申请日：2004-05-21

Applicant: 尔必达存储器株式会社

Inventor： 泷本俊英

IPC: H01L21/318 ,  C23C16/34 ,  C23C16/42 ,  H01L21/02

CPC classification number: H01L21/022 ,  C23C16/345 ,  H01L21/0217 ,  H01L21/02271 ,  H01L21/3185 ,  H01L21/76897 ,  H01L27/10817 ,  H01L27/10855 ,  H01L27/10885 ,  H01L27/10894 ,  H01L27/10897 ,  H01L2924/0002 ,  Y10S438/905 ,  H01L2924/00

Abstract: 本发明公开了一种制造半导体器件的方法，所述方法包括通过下列步骤形成两层氮化硅膜作为绝缘膜：将含氮气体与二氯甲硅烷反应，形成一层氮化硅膜；将含氮气体与由硅和氯组成的化合物反应，形成另一层氮化硅膜。一层氮化硅膜的漏电流性能优越，而另一层氮化硅膜的沉积速度比一层氮化硅膜的沉积速度快，导致氮化硅膜的绝缘性能改善并使模拟膜的产量较高。

公开(公告)号：CN1542849A

公开(公告)日：2004-11-03

申请号：CN200410004178.X

申请日：2004-02-13

Applicant: 尔必达存储器株式会社

Inventor： 难波靖弘 ,  渡部博士

IPC: G11C11/401 ,  G11C29/00

CPC classification number: G11C29/027 ,  G11C29/02 ,  G11C29/785

Abstract: 冗余控制电路包含冗余译码器(4)和译码器抑制器电路(6)。冗余译码器包含对应于被预先激活的多个确定信号(43)的多个熔丝电路，并且多个熔丝电路中的每一个都包含多个熔丝部分，而且每一个熔丝部分都包含一个熔丝。译码器抑制器电路在多个确定信号中的至少一个有效时生成抑制器信号，并且在第一校验方式下把抑制器信号输出给一个外部设备。在第一校验方式下根据第一控制信号和第一地址的第一地址位选择多个熔丝电路中的一个，并且对应于未被选择的熔丝电路的确定信号被去激活。在第一校验方式下，根据所选择的熔丝电路的多个熔丝部分中特定一个的熔丝是否被切断，该特定熔丝部分去激活对应于所选择的熔丝电路的确定信号，并且所选熔丝电路中的多个熔丝部分中除该特定熔丝部分以外的每一个不去激活确定信号。

公开(公告)号：CN1534741A

公开(公告)日：2004-10-06

申请号：CN200410031392.4

申请日：2004-03-26

Applicant: 尔必达存储器株式会社

Inventor： 小柳贤一 ,  佐久间浩

IPC: H01L21/316

CPC classification number: H01L21/02271 ,  C23C16/405 ,  C23C16/45525 ,  H01L21/02175 ,  H01L21/02181 ,  H01L21/02183 ,  H01L21/02186 ,  H01L21/3141 ,  H01L21/31637 ,  H01L27/10852 ,  H01L28/84 ,  H01L28/90

Abstract: 一种形成电容绝缘膜的方法，包括的步骤是：通过供给包括金属而不含氧的金属源，在底膜上沉积由金属构成的单原子膜，采用CVD技术沉积包含所述金属的金属氧化膜。这种方法能够高生产量地提供具有更好的膜特性的金属氧化膜。