公开(公告)号：CN1542849A

公开(公告)日：2004-11-03

申请号：CN200410004178.X

申请日：2004-02-13

Applicant: 尔必达存储器株式会社

Inventor： 难波靖弘 ,  渡部博士

IPC: G11C11/401 ,  G11C29/00

CPC classification number: G11C29/027 ,  G11C29/02 ,  G11C29/785

Abstract: 冗余控制电路包含冗余译码器(4)和译码器抑制器电路(6)。冗余译码器包含对应于被预先激活的多个确定信号(43)的多个熔丝电路，并且多个熔丝电路中的每一个都包含多个熔丝部分，而且每一个熔丝部分都包含一个熔丝。译码器抑制器电路在多个确定信号中的至少一个有效时生成抑制器信号，并且在第一校验方式下把抑制器信号输出给一个外部设备。在第一校验方式下根据第一控制信号和第一地址的第一地址位选择多个熔丝电路中的一个，并且对应于未被选择的熔丝电路的确定信号被去激活。在第一校验方式下，根据所选择的熔丝电路的多个熔丝部分中特定一个的熔丝是否被切断，该特定熔丝部分去激活对应于所选择的熔丝电路的确定信号，并且所选熔丝电路中的多个熔丝部分中除该特定熔丝部分以外的每一个不去激活确定信号。

公开(公告)号：CN100578664C

公开(公告)日：2010-01-06

申请号：CN200410004178.X

申请日：2004-02-13

Applicant: 尔必达存储器株式会社

Inventor： 难波靖弘 ,  渡部博士

IPC: G11C11/401 ,  G11C29/00

CPC classification number: G11C29/027 ,  G11C29/02 ,  G11C29/785

Abstract: 冗余控制电路包含冗余译码器(4)和译码器抑制器电路(6)。冗余译码器包含对应于被预先激活的多个确定信号(43)的多个熔丝电路，并且多个熔丝电路中的每一个都包含多个熔丝部分，而且每一个熔丝部分都包含一个熔丝。译码器抑制器电路在多个确定信号中的至少一个有效时生成抑制器信号，并且在第一校验方式下把抑制器信号输出给一个外部设备。在第一校验方式下根据第一控制信号和第一地址的第一地址位选择多个熔丝电路中的一个，并且对应于未被选择的熔丝电路的确定信号被去激活。在第一校验方式下，根据所选择的熔丝电路的多个熔丝部分中特定一个的熔丝是否被切断，该特定熔丝部分去激活对应于所选择的熔丝电路的确定信号，并且所选熔丝电路中的多个熔丝部分中除该特定熔丝部分以外的每一个不去激活确定信号。