公开(公告)号：CN106716538B

公开(公告)日：2019-05-28

申请号：CN201580049316.2

申请日：2015-09-11

Applicant: 高通股份有限公司

Inventor： 詹特星·林 ,  保罗·巴塞特 ,  苏雷什·文库马洪蒂

IPC: G11C8/16 ,  G11C11/412 ,  G11C8/08

CPC classification number: G11C11/419 ,  G11C8/08 ,  G11C8/16 ,  G11C11/412

Abstract: 一种位于静态随机存取存储器SRAM装置中的多端口混合型全摆幅/低摆幅存储器电路包括：第一字线驱动器，所述第一字线驱动器包括读取字线驱动器；第二字线驱动器，所述第二字线驱动器包括读取字线驱动器抑或读取/写入字线驱动器；存储器单元，所述存储器单元耦合到所述第一和第二字线驱动器；读出放大器，所述读出放大器耦合到所述存储器单元；以及锁存器，所述锁存器耦合到所述存储器单元。所述存储器电路能够达成高速低摆幅或低速全摆幅操作，同时避免对于集成电路上的大电路面积的需要。

公开(公告)号：CN109036484A

公开(公告)日：2018-12-18

申请号：CN201710430917.9

申请日：2017-06-09

Applicant: 华邦电子股份有限公司

Inventor： 陈宗仁

IPC: G11C8/08 ,  G11C8/14 ,  G11C8/10

CPC classification number: G11C8/10 ,  G11C5/145 ,  G11C5/147 ,  G11C7/22 ,  G11C8/08 ,  G11C8/14

Abstract: 本发明提供一种字元线解码器电路，设置在存储器存储装置。存储器存储装置包括存储器晶胞阵列。字元线解码器电路包括字元线解码器以及电源供应器电路。字元线解码器耦接至存储器存储装置的多条字元线。电源供应器电路耦接至字元线解码器。电源供应器电路用以在读取模式提供第一电源给字元线解码器，并且在待机模式提供第二电源给字元线解码器。第一电源的电压值大于或小于第二电源的电压值。

公开(公告)号：CN108986861A

公开(公告)日：2018-12-11

申请号：CN201710412107.0

申请日：2017-06-02

Applicant: 三星电子株式会社

Inventor： 崔允熙 ,  李升妍 ,  朱相炫

IPC: G11C16/08 ,  G11C16/24 ,  G11C8/08 ,  G11C7/12

CPC classification number: G11C16/08 ,  G11C7/12 ,  G11C8/08 ,  G11C16/24

Abstract: 提供了一种对非易失性存储器装置进行编程的方法。在对三维非易失性存储器装置进行编程的方法中，至少执行一次编程循环。编程循环包括用于对多个存储器单元中的被选择的存储器单元进行编程的编程步骤和用于验证被选择的存储器单元是否被编程通过的验证步骤。在对被选择的存储器单元进行编程时，可以改变施加到共同连接到所述多个存储器单元的共源极线的电压的电平。因此，在编程操作中，可以减小对共源极线进行充放电所需要的功耗，同时增大升压效率。

公开(公告)号：CN108364667A

公开(公告)日：2018-08-03

申请号：CN201711429791.X

申请日：2017-12-26

Applicant: 三星电子株式会社

Inventor： 曹溶成 ,  朴一汉 ,  尹廷允 ,  洪允镐

IPC: G11C7/12 ,  G11C8/08

CPC classification number: G11C16/3481 ,  G11C11/5628 ,  G11C16/0483 ,  G11C16/08 ,  G11C16/10 ,  G11C16/30 ,  G11C16/3459 ,  G11C2211/5621 ,  G11C7/12 ,  G11C8/08

Abstract: 提供了一种非易失性存储器器件的编程方法，该方法包括以下步骤：第一编程循环，包括将第一验证电压施加到多个第一存储器单元的字线，该多个第一存储器单元用于在第一目标阈值的第一编程状态中被编程，并且从该多个第一存储器单元中检测出阈值电压小于该第一验证电压的第一慢速存储器单元；第二编程循环，包括向该第一存储器单元施加第一编程脉冲，并向第一慢速存储器单元施加第二编程脉冲，第二编程循环的第二编程脉冲的电压电平大于第二编程循环的第一编程脉冲的电压电平；以及第三编程循环。

公开(公告)号：CN108269598A

公开(公告)日：2018-07-10

申请号：CN201710728517.6

申请日：2017-08-23

Applicant: 爱思开海力士有限公司

Inventor： 李钟妴

IPC: G11C8/08 ,  G11C7/12 ,  G11C8/14

CPC classification number: G11C16/0483 ,  G11C8/08 ,  G11C11/5642 ,  G11C16/08 ,  G11C16/10 ,  G11C16/26 ,  G11C16/3445 ,  G11C2029/1202

Abstract: 半导体器件、半导体器件的操作方法和存储系统。一种用于操作半导体器件的方法包括以下步骤：使与被选第一存储串对应的第一选择线接通，并且使与未选第二存储串对应的第二选择线断开；将读取电压施加到被选字线并且将通过电压施加到未选字线；以及使被选字线和未选字线均衡，其中，在使被选字线和未选字线均衡期间，使第二选择线接通。

公开(公告)号：CN108257632A

公开(公告)日：2018-07-06

申请号：CN201711443323.8

申请日：2017-12-27

Applicant: 三星电子株式会社

Inventor： 李知尚

IPC: G11C8/08 ,  G11C16/08

CPC classification number: G11C16/3431 ,  G11C16/0483 ,  G11C16/08 ,  G11C16/10 ,  G11C16/24 ,  G11C16/3418 ,  G11C16/3459 ,  G11C8/08

Abstract: 非易失性存储设备可以包括存储单元阵列和控制逻辑。存储单元阵列具有连接到多个字线的多个存储单元。控制逻辑在从用于多个存储单元的编程操作的验证步骤到位线设定步骤的转变过程中控制施加恢复电压到多个字线当中的字线。施加到该字线的恢复电压不同于施加到其他字线的恢复电压。

公开(公告)号：CN108140416A

公开(公告)日：2018-06-08

申请号：CN201780000921.X

申请日：2017-08-07

Applicant: 美光科技公司

Inventor： 作井浩司

IPC: G11C16/10 ,  G11C16/26 ,  G11C16/04

CPC classification number: G11C16/0483 ,  G11C5/063 ,  G11C8/08 ,  G11C8/14 ,  G11C16/08 ,  G11C16/10 ,  G11C16/14 ,  G11C16/24 ,  G11C16/26

Abstract: 一些实施例包含使用以下各项的设备及方法：衬底；第一存储器单元块，其包含定位于所述衬底上方的第一存储器单元串，及耦合到所述第一存储器单元串的第一数据线；第二存储器单元块，其包含定位于所述第一存储器单元块上方的第二存储器单元串，及耦合到所述第二存储器单元串的第二数据线；第一导电路径，其定位于所述衬底上方且耦合于所述第一数据线与所述设备的缓冲器电路之间；及第二导电路径，其定位于所述衬底上方且耦合于所述第二数据线与所述缓冲器电路之间。所述第一导电路径及所述第二导电路径中无任何导电路径由所述第一存储器单元块与所述第二存储器单元块共享。

公开(公告)号：CN108122567A

公开(公告)日：2018-06-05

申请号：CN201711215970.3

申请日：2017-11-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李嘉富 ,  林弘璋 ,  池育德

IPC: G11C7/12 ,  G11C8/08 ,  G11C11/419

CPC classification number: G11C11/161 ,  G11C7/06 ,  G11C7/062 ,  G11C7/14 ,  G11C11/15 ,  G11C11/165 ,  G11C11/1673 ,  G11C11/1675 ,  G11C2207/063 ,  H01L43/02 ,  G11C7/12 ,  G11C8/08 ,  G11C11/419

Abstract: 一种具有低电流参考电路的存储器装置包含存储器胞元单元、参考电路及感测放大器。所述存储器胞元单元包含存储器胞元。所述参考电路经配置以产生参考电流且包含多个磁性电阻元件。所述磁性电阻元件中的至少一者处于高电阻状态中。所述感测放大器耦合到所述存储器胞元单元及所述参考电路，且经配置以将流动穿过所述存储器胞元的电流与所述参考电流进行比较以感测存储于所述存储器胞元中的数据位、放大所述所感测数据位的电平且输出所述经放大数据位。

公开(公告)号：CN107735837A

公开(公告)日：2018-02-23

申请号：CN201680035643.7

申请日：2016-08-19

Applicant: 赛普拉斯半导体公司

Inventor： 克里斯堤涅·松特 ,  维贾伊·拉加万 ,  I·C·格莱汀娜里 ,  加里·彼得·莫斯卡鲁克 ,  罗杰·J·贝特曼 ,  维尼特·阿格拉瓦尔 ,  塞缪尔·莱什纳

IPC: G11C11/34 ,  G11C16/06

CPC classification number: G11C7/22 ,  G11C5/145 ,  G11C5/148 ,  G11C8/08 ,  G11C16/0483 ,  G11C16/26 ,  G11C16/30 ,  G11C16/32

Abstract: 公开了用于在待机操作状态下驱动非易失性存储器设备的系统和方法。待机检测电路检测非易失性存储器系统是否处于待机状态。响应于确定非易失性存储器系统处于待机状态，偏置控制电路向处于待机模式的非易失性存储器系统的驱动器提供偏置电流。

公开(公告)号：CN107527654A

公开(公告)日：2017-12-29

申请号：CN201710238959.2

申请日：2017-04-13

Applicant: 华邦电子股份有限公司

Inventor： 村上洋树

IPC: G11C16/08 ,  G11C16/30 ,  G11C8/08 ,  G11C8/10

CPC classification number: G11C11/4085 ,  G11C8/08 ,  G11C8/14 ,  G11C11/4074 ,  G11C11/4082 ,  G11C11/4099 ,  G11C11/5621 ,  G11C16/0483 ,  G11C16/08 ,  G11C16/30 ,  G11C8/10

Abstract: 本发明提供一种非易失性半导体存储装置及其字线的驱动方法。本发明的闪速存储器包括：存储单元阵列，包含多个区块；以及区块选择部(200)，基于行地址信息来选择存储单元阵列的区块。区块选择部(200)包含：区块选择晶体管(230)，连接于区块的各字线；电平移位器(210)，对连接于区块选择晶体管(230)的各栅极的节点(N2)供给电压；升压电路(220)，对节点(N2)的电位进行升压；以及电压供给部，对区块选择晶体管的其中一个端子供给动作电压。节点(N2)在通过来自电压供给部的动作电压来进行第1增压后，通过升压电路(220)来进行第2增压。