-
公开(公告)号:CN102903390A
公开(公告)日:2013-01-30
申请号:CN201210345388.X
申请日:2008-10-29
Applicant: 尔必达存储器株式会社
CPC classification number: G11C17/18 , G11C17/165 , G11C29/785 , G11C2029/4402
Abstract: 本发明提供了一种包括反熔丝电路的半导体器件和向反熔丝电路写入地址的方法。根据本发明的反熔丝电路包括:反熔丝元件,以非易失的方式来保持数据;锁存电路,暂时地保持要被写入到反熔丝元件的数据。能够以纳秒的数量级执行对锁存电路的写入,因而,即使当各自不同的缺陷地址被写入到多个芯片时,可以在非常短的时间段完成对锁存电路的写过程。由此,可以对芯片并行地执行对反熔丝元件的写入的实际过程,结果,可以以高速执行对反熔丝元件的写入过程。
-
公开(公告)号:CN102810515A
公开(公告)日:2012-12-05
申请号:CN201210158877.4
申请日:2012-05-21
Applicant: 尔必达存储器株式会社 , 东京毅力科创株式会社
IPC: H01L21/8242
CPC classification number: H01L28/40 , H01L21/02186 , H01L21/0228 , H01L21/02304 , H01L21/02356 , H01L27/10817 , H01L27/10852 , H01L27/10894 , H01L28/91
Abstract: 本发明提供一种形成具有金红石晶体结构的氧化钛膜的方法,所述金红石晶体结构具有高电容率。所述方法包括:形成无定形氧化锆膜的步骤;通过原子层沉积(ALD)法使用甲基环戊二烯基三(二甲基氨基)钛作为钛前体在所述无定形氧化锆膜上形成无定形氧化钛膜的步骤;以及通过在300℃以上的温度下的退火至少使所述无定形氧化钛膜结晶的步骤。
-
公开(公告)号:CN102800694A
公开(公告)日:2012-11-28
申请号:CN201210167176.7
申请日:2012-05-25
Applicant: 尔必达存储器株式会社
Inventor: 三笠典章
IPC: H01L29/423 , H01L29/06 , H01L27/108
CPC classification number: H01L27/10876 , H01L27/10823 , H01L27/10855
Abstract: 半导体器件及形成该半导体器件的方法。一种半导体器件,包括:半导体衬底,具有第一栅沟槽,所述第一栅沟槽具有彼此相对的第一侧和第二侧;第一扩散区,位于所述第一栅沟槽下方;第二扩散区,位于所述半导体衬底中,所述第二扩散区覆盖所述第一栅沟槽的所述第一侧的上部部分;以及第三扩散区,位于所述半导体衬底中。所述第三扩散区覆盖所述第一栅沟槽的所述第二侧。所述第三扩散区连接至所述第一扩散区。所述第三扩散区具有比所述第一栅沟槽的底部深的底部。所述第三扩散区的底部在水平高度上不同于所述第一扩散区的底部。
-
公开(公告)号:CN1967709B
公开(公告)日:2012-06-06
申请号:CN200610149329.X
申请日:2006-11-20
Applicant: 尔必达存储器株式会社
CPC classification number: G11C5/025
Abstract: 在具有贯通电极的三维堆叠存储器中,尚未建立最佳的层布置、存储体布置、控制方法,因而希望建立最佳的方法。堆叠存储器包括存储核心层、中介层和IF芯片。通过堆叠具有相同布置的存储核心层,可以既应付非奇偶操作又应付奇偶操作。进一步,通过行地址和存储体地址的分配,能够实现存储体指定而不管存储核心层的堆叠的数目。进一步,IF芯片具有刷新计数器,用于执行堆叠存储器的刷新控制。这种布置提供了包括具有贯通电极的堆叠的存储核心层的堆叠存储器。
-
公开(公告)号:CN102446890A
公开(公告)日:2012-05-09
申请号:CN201110296815.5
申请日:2011-09-27
Applicant: 尔必达存储器株式会社 , 东京毅力科创株式会社
IPC: H01L23/522 , H01L21/02 , H01L21/314 , H01L21/316 , H01L21/8242
CPC classification number: H01L28/40 , H01L21/02178 , H01L21/02186 , H01L21/02189 , H01L21/022 , H01L21/0228
Abstract: 本发明提供半导体装置及其制造方法、以及吸附位阻断原子层沉积法。在电容器的电介质膜中,为了即使设置用于改善泄漏特性的Al掺杂层,也不能通过Al掺杂层截断电介质膜,从而抑制了尺寸效应的影响,提供结晶性良好的电介质膜,而在电介质膜中具有至少1层Al掺杂层,将Al掺杂层的1层的Al原子的表面密度设为不足1.4E+14[atoms/cm2]。另外,为实现其表面密度,而采用基于通常的ALD的电介质膜成膜、和吸附位阻断ALD法实现的Al添加的组合,该吸附位阻断ALD法在进行限制Al源的吸附位的阻滞剂分子的吸附后,吸附Al源,导入反应气体进行反应。
-
公开(公告)号:CN101037251B
公开(公告)日:2011-09-14
申请号:CN200710005340.3
申请日:2007-02-14
Applicant: 尔必达存储器株式会社
Inventor: 段畠政善
IPC: C02F1/68
CPC classification number: C02F1/20 , C02F1/02 , C02F1/685 , C02F2103/346 , C02F2301/063 , C02F2303/26 , H01L21/6704
Abstract: 提供一种系统,该系统在不增加批量生产半导体工厂中制造的纯水量的条件下能够提供几乎不包含溶解气体的纯水和包含溶解气体的纯水。在本发明中,使用纯水供应系统提供纯水,该纯水供应系统包括:用于制造具有0.4ppm或0.4ppm以下的溶解气体浓度的纯水制造装置;能够从纯水制造装置提供纯水的第一纯水供应装置;经由耦合部分耦合到纯水制造装置并在经由耦合部分从纯水制造装置传送的纯水中溶解气体的溶解装置;以及能够提供其中通过溶解装置溶解气体的纯水的第二纯水供应装置。
-
公开(公告)号:CN1983615B
公开(公告)日:2010-12-08
申请号:CN200610162549.6
申请日:2006-11-27
Applicant: 尔必达存储器株式会社
Inventor: 早川努
IPC: H01L27/24 , H01L23/522 , H01L23/532 , H01L21/82 , H01L21/768 , H01L45/00
CPC classification number: H01L45/1233 , H01L27/2436 , H01L27/2472 , H01L45/06 , H01L45/126 , H01L45/144 , H01L45/16
Abstract: 一种相变存储器件,具有相变层,具有与相变层保持接触的一端的加热器电极,不同种材料的接触栓塞,具有由第一导电材料制成并与该加热器电极的另一端保持接触的第一导电材料栓塞,以及由具有小于第一导电材料的比电阻的第二导电材料构成的第二导电材料栓塞,第一导电材料栓塞和第二导电材料栓塞至少通过其相应侧表面保持互相接触,加热器电极和第二导电材料栓塞互相不是重叠关系,以及电连接到第二导电材料栓塞的导电层。
-
公开(公告)号:CN101887853A
公开(公告)日:2010-11-17
申请号:CN201010003231.X
申请日:2010-01-11
Applicant: 尔必达存储器株式会社
IPC: H01L21/316 , H01L21/3105 , H01L21/768 , H01L23/532
CPC classification number: H01L23/5329 , H01L21/02164 , H01L21/02203 , H01L21/02282 , H01L21/02337 , H01L21/31695 , H01L21/7682 , H01L23/53228 , H01L2221/1047 , H01L2924/0002 , H01L2924/12044 , H01L2924/00
Abstract: 本发明涉及一种低k膜的制造方法、半导体装置及其制造方法。其中,包括多孔二氧化硅膜的低介电常数膜的疏水性通过如下步骤改善:将多孔二氧化硅膜形成用原料涂布至衬底上,及进行气相转移处理以将衬底暴露于未添加水的有机胺蒸气的气氛中。同时,通过将孔径控制在预定的范围内,实现介电常数降低、漏电流降低以及机械强度改善。
-
公开(公告)号:CN101320749B
公开(公告)日:2010-11-03
申请号:CN200810125405.2
申请日:2008-06-05
Applicant: 尔必达存储器株式会社
IPC: H01L29/10 , H01L29/423 , H01L29/78 , H01L21/336 , H01L21/302 , H01L21/28
CPC classification number: H01L29/66621 , H01L21/823437 , H01L21/823481 , H01L27/10876 , H01L29/4236
Abstract: 提供一种半导体装置及其制造方法,可将加工沟槽时产生的飞边有效去除的同时使沟槽的形状最佳化,并不会产生寄生沟道、泄漏电流。在这种半导体装置中,沟槽(11)使位于活性区域(K)侧、并与开口部(11a)连接的一对第2内壁(11c)的截面轮廓线形成为大致直线状,具有以下工序:第1飞边去除工序,通过氢烘烤处理去除或减少飞边(11e);保护膜形成工序,通过氧化处理在沟槽(11)的表面形成保护膜(14);和第2飞边去除工序,对形成了保护膜(14)的沟槽(11)的表面进行氢烘烤,使第2内壁(11c)的截面轮廓线保持大致直线状,同时进一步去除或减少残存的飞边(11e)。
-
公开(公告)号:CN1869721B
公开(公告)日:2010-05-26
申请号:CN200610091820.1
申请日:2006-05-29
Applicant: 尔必达存储器株式会社
Inventor: 小川澄男
CPC classification number: G11C29/838 , G11C11/401 , G11C29/783 , G11C2029/4402
Abstract: 通过用冗余字线置换具有缺陷地址的字线,信息保持在字线和冗余字线之间的关系中。换言之,信息保持在置换规则中。使用这种布置,诸如批号、所述批量之内的晶片号以及所述晶片之内的芯片位置之类的信息能够保持在芯片中,而根本不会增加芯片面积,并且不使用大数据库。
-
-
-
-
-
-
-
-
-