公开(公告)号：CN1812101A

公开(公告)日：2006-08-02

申请号：CN200510117557.4

申请日：2005-11-04

Applicant: 国际商业机器公司

Inventor： O·格卢斯陈克夫 ,  M·P·别良斯基 ,  J·A·曼德尔曼 ,  B·B·多里斯

IPC: H01L27/092 ,  H01L29/78 ,  H01L21/8238 ,  H01L21/336 ,  H01L21/28

CPC classification number: H01L21/76834 ,  H01L21/28052 ,  H01L21/76897 ,  H01L29/6653 ,  H01L29/6659 ,  H01L29/7833

Abstract: 一种CMOS结构，其中栅极到漏极/源极电容被减小，同时也提供了制造这种结构的不同方法。根据本发明，发现，通过形成其中低k介质材料与栅极导体自对准的CMOS结构可以明显减小栅极到漏极/源极的电容。通过本发明的结构可以看到范围为从30％到大于40％的栅极导体和接触过孔之间的电容的减小。而且，总外部边缘电容(栅极到外部扩散区+栅极到接触过孔)减小了10－18％。本发明的CMOS结构包括至少一个栅极区，所述栅极区包括位于半导体衬底表面上的栅极导体；以及与栅极导体自对准的低k介质材料。

公开(公告)号：CN1523649A

公开(公告)日：2004-08-25

申请号：CN200310121550.0

申请日：2003-12-18

Applicant: 国际商业机器公司

Inventor： O·H·多库马奇 ,  B·B·多里斯 ,  S·G·赫格德 ,  M·莱昂 ,  E·C·琼斯

IPC: H01L21/335 ,  H01L29/772

CPC classification number: H01L29/66916 ,  H01L29/42316 ,  H01L29/66772 ,  H01L29/78603 ,  H01L29/78648 ,  H01L29/802

Abstract: 本发明提供了一种具有与前栅极对准的背栅极的平面双栅极场效应晶体管器件的制造方法。通过在部分背栅极中产生载流子耗尽区，本发明的方法实现了这种对准。载流子耗尽区降低了源/漏区和背栅极之间的电容，由此提供了高性能的自对准的平面双栅极场效应晶体管。本发明也提供了具有与前栅极对准的后栅极的平面双栅极场效应晶体管器件。通过在部分背栅极中提供载流子耗尽区实现了前栅极与背栅极的对准。

公开(公告)号：CN105810643B

公开(公告)日：2018-09-21

申请号：CN201610006801.8

申请日：2016-01-05

Applicant: 国际商业机器公司

Inventor： B·B·多里斯 ,  何虹 ,  李俊涛 ,  王俊利 ,  杨智超

IPC: H01L21/84 ,  H01L27/12

Abstract: 本发明涉及制造Si和SiGe鳍片、制造CMOS器件的方法以及CMOS器件。描述了一种制造硅(Si)和硅锗(SiGe)鳍片的方法。该方法包括：在布置在衬底上的掩埋氧化物(BOX)层上形成至少两个Si鳍片，至少一个Si鳍片形成在第一区域中，并且至少一个Si鳍片形成在第二区域中，在第二区域中的至少一个Si鳍片比在第一区域中的至少一个Si鳍片更薄。该方法同样包括在第一区域之上沉积氧化物掩模；在第二区域中的至少一个Si鳍片上外延生长SiGe层；以及执行热退火工艺以将Ge从SiGe层驱动到在第二区域中的至少一个Si鳍片中，以在第二区域中形成至少一个SiGe鳍片。

公开(公告)号：CN105826203A

公开(公告)日：2016-08-03

申请号：CN201610059028.1

申请日：2016-01-28

Applicant: 国际商业机器公司 ,  意法半导体公司

Inventor： B·B·多里斯 ,  何虹 ,  王俊利 ,  N·J·卢贝

IPC: H01L21/336 ,  H01L21/265

Abstract: 本发明涉及形成FinFET晶体管器件的方法和FinFET晶体管器件。一种形成finFET晶体管器件的方法包括：在衬底之上形成结晶的压缩应变硅锗(cSiGe)层；掩蔽所述cSiGe层的第一区域，以暴露所述cSiGe层的第二区域；对所述cSiGe层的暴露的第二区域执行注入处理，以使其底部非晶化并将所述第二区域中的所述cSiGe层转变为弛豫SiGe(rSiGe)层；执行退火处理，以使所述rSiGe层再结晶；在所述rSiGe层上外延生长拉伸应变硅层；以及在所述拉伸应变硅层中和所述cSiGe层的所述第一区域中图案化鳍结构。

公开(公告)号：CN104769722A

公开(公告)日：2015-07-08

申请号：CN201380057762.9

申请日：2013-08-15

Applicant: 国际商业机器公司

Inventor： 程慷果 ,  V·S·巴斯克 ,  B·B·多里斯 ,  A·卡基菲鲁兹 ,  K·里姆

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L27/1211 ,  H01L21/845 ,  H01L29/66795 ,  H01L29/785

Abstract: 披露了形成本地化绝缘体上硅(SOI)finFET 104的方法和结构。在块型衬底102上形成鳍。氮化物间隔物208保护鳍的侧壁。在鳍上沉积浅沟槽隔离区域412。氧化工艺使得氧通过浅沟槽隔离区域412扩散到下方的硅中。氧与硅反应生成氧化物，其为鳍提供电隔离。浅沟槽隔离区域与鳍和/或鳍上所沉积的氮化物间隔物直接物理接触。

公开(公告)号：CN104218086A

公开(公告)日：2014-12-17

申请号：CN201410238899.0

申请日：2014-05-30

Applicant: 国际商业机器公司

Inventor： 程慷果 ,  B·B·多里斯 ,  P·哈希米 ,  A·卡基菲鲁兹 ,  A·雷茨尼采克

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

CPC classification number: H01L29/785 ,  H01L21/823431 ,  H01L21/823821 ,  H01L21/845 ,  H01L27/1207 ,  H01L27/1211 ,  H01L29/66795

Abstract: 本发明涉及具有共面形貌的多高度FINFET。提供了一种半导体结构，其具有有着可变高度的半导体鳍而没有任何不适当的形貌。所述半导体结构包括具有第一半导体表面和第二半导体表面的半导体衬底，其中所述第一半导体表面位于所述第二半导体表面上方并且从所述第二半导体表面垂直偏移。氧化物区域直接位于所述第一半导体表面和/或所述第二半导体表面上。具有第一高度的第一组第一半导体鳍位于所述半导体衬底的所述第一半导体表面上方。具有第二高度的第二组第二半导体鳍位于所述第二半导体表面上方，其中所述第二高度不同于所述第一高度，并且其中每个第一半导体鳍和每个第二半导体鳍具有彼此共面的最上表面。

公开(公告)号：CN101969024B

公开(公告)日：2013-03-27

申请号：CN201010237978.1

申请日：2010-07-26

Applicant: 国际商业机器公司

Inventor： 程慷果 ,  B·B·多里斯 ,  古川俊治

IPC: H01L21/027 ,  H01L21/20

CPC classification number: H01L21/3086 ,  H01L21/2236 ,  H01L21/3088 ,  H01L21/845 ,  H01L29/66803

Abstract: 本发明涉及用于使图形密度加倍的方法。一种方法在主层上沉积未掺杂的硅层，在所述未掺杂的硅层上沉积帽层，构图在所述帽层上的掩蔽层，并将所述未掺杂的硅层构图成硅芯部。该方法在这样的工艺中将杂质引入所述硅芯部的侧壁中，该工艺使所述硅芯部的侧壁部分掺杂有杂质并使所述硅芯部中的至少一些的中心部分未掺杂。该方法去除所述帽层而留下位于所述主层上的所述硅芯部，并执行选择性材料去除工艺，以去除所述硅芯部的所述中心部分并使所述硅芯部的所述侧壁部分留在所述主层上。该方法使用所述硅芯部的所述侧壁部分作为构图掩模而至少构图所述主层，并且去除所述硅芯部的所述侧壁部分以至少留下构图后的所述主层。

公开(公告)号：CN101364546B

公开(公告)日：2012-05-02

申请号：CN200810145597.3

申请日：2008-08-05

Applicant: 国际商业机器公司

Inventor： M·W·科佩尔 ,  王允愈 ,  V·纳拉亚南 ,  B·B·多里斯

IPC: H01L21/336 ,  H01L21/28 ,  H01L29/78 ,  H01L29/51 ,  H01L29/423

CPC classification number: H01L29/513 ,  H01L21/28026 ,  H01L21/28229 ,  H01L21/823857 ,  H01L29/517 ,  H01L29/665 ,  H01L29/6653 ,  H01L29/7833

Abstract: 本发明涉及具有稳定的阈值修改材料的FET器件及其方法。公开了一种用于制造FET器件的方法。所述FET器件具有栅极绝缘体和阈值修改材料，所述栅极绝缘体具有高k介质部分。所述方法将稳定材料引入到栅极绝缘体中以阻止一种或多种金属从所述阈值修改材料穿过所述栅极绝缘体的所述高k部分。引进所述稳定材料包括在包含所述一种或多种金属的氧化物的层上设置稳定剂。还将稳定材料并入到所述高k介质中。应用本方法会产生具有独特的栅极绝缘体结构的FET器件。

公开(公告)号：CN101939253A

公开(公告)日：2011-01-05

申请号：CN200980104087.4

申请日：2009-02-03

Applicant: 国际商业机器公司

Inventor： C·T·布莱克 ,  T·J·达尔顿 ,  B·B·多里斯 ,  C·拉登斯

IPC: B82B3/00

CPC classification number: H01L21/0338 ,  B81B2203/0369 ,  B81C1/00031 ,  B81C2201/0149 ,  B81C2201/0198 ,  B82Y30/00 ,  H01L21/0337 ,  H01L51/0017 ,  Y10S977/882 ,  Y10S977/887 ,  Y10S977/888 ,  Y10T428/24479 ,  Y10T428/2457 ,  Y10T428/24612 ,  Y10T428/24736 ,  Y10T428/24802

Abstract: 在一个实施例中，包围大区域的六边形瓦片被分为三个群组，每个群组含有彼此分离的所有六边形瓦片的三分之一。在模板层(2OA，2OB，20C)中形成每个群组(01，02，03)中的六边形瓦片的开口，且在每个开口内施加并构图自组装嵌段共聚物的组。重复该过程三次以涵盖所有三个群组，产生遍布宽广区域的自对准图形。在另一实施例中，该大区域被分为两个不重迭且互补的群组的矩形瓦片。每个矩形区域的宽度小于自组装嵌段共聚物的有序范围。以顺序方式在每一群组中形成自组装自对准的线与间隔结构(4OA，5OA；4OB，5OB；4OC，50C)，从而线与间隔图形形成为遍及了延伸超出有序范围的大区域。

公开(公告)号：CN101364599B

公开(公告)日：2010-09-15

申请号：CN200810128077.1

申请日：2008-07-29

Applicant: 国际商业机器公司

Inventor： E·A·卡蒂尔 ,  V·帕鲁许里 ,  张郢 ,  M·L·斯特恩 ,  V·纳拉亚南 ,  B·P·林德 ,  M·T·罗布森 ,  B·B·多里斯

IPC: H01L27/092 ,  H01L27/12 ,  H01L21/8238 ,  H01L21/84

CPC classification number: H01L21/823807 ,  H01L21/823835 ,  H01L21/823842 ,  H01L29/513 ,  H01L29/517 ,  H01L29/665 ,  H01L29/6653 ,  H01L29/7833 ,  H01L29/7843

Abstract: 本发明涉及CMOS结构和处理CMOS结构的方法以及包括至少CMOS电路的处理器。公开了一种CMOS结构，其中两种类型的FET器件均具有包含高k介质的栅极绝缘体、以及包含金属的栅极。单独调整所述两种类型的器件的阈值。对于一种类型的器件，通过将所述高k介质暴露到氧来设定其阈值。在氧暴露期间，使用应力介质层覆盖另一种类型的器件，所述应力层还会阻止氧穿透到另一种类型的器件的高k栅极介质。还通过将NFET和PFET器件两者的所述栅极的有效功函数调整为接近带边值来进一步提高所述CMOS结构的高性能。