具有手性自旋轨道转矩金属电极的MRAM结构

    公开(公告)号:CN119949076A

    公开(公告)日:2025-05-06

    申请号:CN202380068564.6

    申请日:2023-09-12

    Abstract: 提供一种磁阻随机存取存储器(MRAM)结构。该MRAM结构包括在磁性自由层(26)下面的手性自旋轨道转矩(SOT)金属底部电极(18),其中手性SOT金属底部电极(18)被过孔介电材料结构(24)围绕。手性SOT金属底部电极(18)使得充电电流方向、自旋电流方向和自旋极化方向处于与手性SOT金属底部电极(18)的水平表面垂直的相同方向。

    具有全包围结构的磁性隧道结
    2.
    发明公开

    公开(公告)号:CN114830363A

    公开(公告)日:2022-07-29

    申请号:CN202080088298.X

    申请日:2020-11-24

    Abstract: 一种磁性隧道结(MTJ)器件(200)包括圆柱形柱结构和被设置在柱结构的至少一部分上的第一铁磁层(204)。第一铁磁层(204)呈现出在施加的偏置和热中的至少一者存在的情况下可改变的磁化。MTJ器件(200)还包括被设置在第一铁磁层(204)的至少一部分上的电介质阻挡层(206)和被设置在电介质阻挡层(206)的至少一部分上的第二铁磁层(202)。第二铁磁层(202)呈现出固定的磁化。MTJ器件(200)被配置为使得第一和第二铁磁层(202、204)以及电介质阻挡层(206)同心地围绕柱结构。

    通过阳极化形成具有介质隔离的体SiGe鳍片

    公开(公告)号:CN104051502A

    公开(公告)日:2014-09-17

    申请号:CN201410089855.6

    申请日:2014-03-12

    CPC classification number: H01L29/785 H01L29/66795

    Abstract: 本发明涉及通过阳极化形成具有介质隔离的体SiGe鳍片。提供了一种制造半导体器件的方法,该方法包括:提供包括硅层、掺杂半导体层和未掺杂硅锗层的材料叠层。通过蚀刻穿过未掺杂硅锗层、掺杂半导体层并且蚀刻含硅层的一部分,由材料叠层形成至少一个鳍片结构。形成与至少一个鳍片结构的至少一个端部接触的隔离区域。阳极化工艺去除至少一个鳍片结构的掺杂半导体层以提供空隙。沉积介质层以填充在硅层和掺杂半导体层之间的空隙。然后在至少一个鳍片结构的沟道部分形成源极和漏极区域。

    使用籽晶工程的具有增强磁性的MRAM结构

    公开(公告)号:CN118435729A

    公开(公告)日:2024-08-02

    申请号:CN202280075677.4

    申请日:2022-11-09

    Abstract: 提供了一种存储器结构,即磁阻随机存取存储器(MRAM)结构,其包括接种区,该接种区至少包括位于化学模板层下方的隧道势垒籽晶层,该隧道势垒籽晶层比位于化学模板层上的磁性隧道结(MTJ)结构更宽。再沉积的金属材料位于所述籽晶区域的隧道势垒籽晶层的至少侧壁上,以便对所述结构的该区域进行分流。该存储器结构具有减小的电阻,具有最小的隧道磁阻(TMR)损失代价。

    倒置的宽基底双磁性隧道结器件
    6.
    发明公开

    公开(公告)号:CN115280528A

    公开(公告)日:2022-11-01

    申请号:CN202180020436.5

    申请日:2021-02-01

    Abstract: 提供了一种制造双磁性隧道结器件的方法。该方法包括:形成第一磁性隧道结堆叠(204),在第一磁性隧道结堆叠(204)上形成自旋导电层(206),以及在自旋导电层(206)上形成第二磁性隧道结堆叠(704)。第二磁性隧道结堆叠(704)的宽度大于第一磁性隧道结堆叠(204)的宽度。相对于相关的单磁性隧道结器件,双磁性隧道结器件可以实现切换效率的提升,并且可以实现潜在地减小切换电流的增加的磁阻比。

    具有三端SOT MRAM的堆叠FET
    8.
    发明公开

    公开(公告)号:CN119949036A

    公开(公告)日:2025-05-06

    申请号:CN202380068955.8

    申请日:2023-09-12

    Abstract: 公开了用于三端自旋轨道转矩(SOT)磁阻随机存取存储器(MRAM)设备的实施例。三端SOT MRAM设备包括驱动SOT线的第一型场效应晶体管(FET)。附加地,第一型FET包括与写字线(WWL)电接触的写入栅极。此外,该设备也包括与磁性隧道结(MTJ)电接触的第二型FET。同样,第二型FET包括与读字线(RWL)电接触的读取栅极。附加地,第一型FET被设置在第二型FET上方。此外,三端SOT MRAM设备提供每两个单元三个接触式多晶间距(CPP)的密度。

    具有互连的高密度ReRAM集成
    10.
    发明公开

    公开(公告)号:CN114613804A

    公开(公告)日:2022-06-10

    申请号:CN202111429450.9

    申请日:2021-11-29

    Abstract: 一种交叉式ReRAM包括基板、在基板的上表面上彼此平行地延伸的多个第一列,其中多个第一列中的每一个包括由多个层组成的电阻式随机存取存储器(ReRAM)堆叠。多个第二列彼此平行地延伸,并且多个第二列垂直于多个第一列地延伸,其中多个第二列位于多个第一列之上,以使得多个第二列跨越多个第一列。介电层填充在多个第一列与多个第二列之间的空间中,其中,介电层与ReRAM堆叠的多个层中的每个层的侧壁直接接触。

Patent Agency Ranking