公开(公告)号：CN100578804C

公开(公告)日：2010-01-06

申请号：CN200610162557.0

申请日：2006-11-27

Applicant: 尔必达存储器株式会社

Inventor： 早川努 ,  饭岛晋平

IPC: H01L27/24 ,  H01L23/522 ,  H01L23/532 ,  H01L21/82 ,  H01L21/768 ,  H01L45/00

CPC classification number: H01L45/1233 ,  H01L27/2436 ,  H01L27/2472 ,  H01L45/06 ,  H01L45/126 ,  H01L45/144 ,  H01L45/16

Abstract: 相变存储器件具有：相变层；加热器电极，其具有与所述相变层保持接触的端面；不同种材料的接触栓塞，其具有第一导电材料栓塞，所述第一导电材料栓塞由第一导电材料制成，并且与所述加热器电极的另一个端面保持接触，和第二导电材料栓塞，其由具有小于所述第一导电材料的比电阻的第二导电材料制成，所述第一导电材料栓塞和所述第二导电材料栓塞堆叠在一个接触孔中，所述加热器电极和所述第二导电材料栓塞以相互重叠的关系彼此保持接触；以及导电层，其电连接到所述第二导电材料栓塞。

公开(公告)号：CN100578664C

公开(公告)日：2010-01-06

申请号：CN200410004178.X

申请日：2004-02-13

Applicant: 尔必达存储器株式会社

Inventor： 难波靖弘 ,  渡部博士

IPC: G11C11/401 ,  G11C29/00

CPC classification number: G11C29/027 ,  G11C29/02 ,  G11C29/785

Abstract: 冗余控制电路包含冗余译码器(4)和译码器抑制器电路(6)。冗余译码器包含对应于被预先激活的多个确定信号(43)的多个熔丝电路，并且多个熔丝电路中的每一个都包含多个熔丝部分，而且每一个熔丝部分都包含一个熔丝。译码器抑制器电路在多个确定信号中的至少一个有效时生成抑制器信号，并且在第一校验方式下把抑制器信号输出给一个外部设备。在第一校验方式下根据第一控制信号和第一地址的第一地址位选择多个熔丝电路中的一个，并且对应于未被选择的熔丝电路的确定信号被去激活。在第一校验方式下，根据所选择的熔丝电路的多个熔丝部分中特定一个的熔丝是否被切断，该特定熔丝部分去激活对应于所选择的熔丝电路的确定信号，并且所选熔丝电路中的多个熔丝部分中除该特定熔丝部分以外的每一个不去激活确定信号。

公开(公告)号：CN100559623C

公开(公告)日：2009-11-11

申请号：CN200610143921.9

申请日：2006-11-02

Applicant: 尔必达存储器株式会社

Inventor： 浅野勇 ,  泰勒·A·劳里

IPC: H01L45/00 ,  H01L27/24 ,  H01L21/82 ,  G11C11/56 ,  G11C16/02

CPC classification number: G11C11/5678 ,  G11C13/0004 ,  G11C2213/52 ,  H01L45/06 ,  H01L45/122 ,  H01L45/1233 ,  H01L45/126 ,  H01L45/143 ,  H01L45/144 ,  H01L45/148 ,  H01L45/1675

Abstract: 非易失存储元件，包含：下电极12、设置在下电极12上的上电极17以及包含相变材料并且连接在下电极12和上电极17之间的记录层18。根据本发明，上电极17与记录层18的初始生长表面18a接触。该结构可以通过在记录层18之前形成上电极17来实现，得到三维结构。这样减小了向位线的热扩散而不增加记录层18的厚度。

公开(公告)号：CN100559564C

公开(公告)日：2009-11-11

申请号：CN200410036958.2

申请日：1999-12-10

Applicant: 尔必达存储器株式会社

Inventor： 铃木范夫 ,  壹添宏之 ,  児岛雅之 ,  冈本圭司 ,  堀部晋一 ,  渡部浩三 ,  吉田安子 ,  池田修二 ,  高松朗 ,  石塚典男 ,  荻岛淳史 ,  下田真岐

IPC: H01L21/76 ,  H01L21/82 ,  H01L29/78

CPC classification number: H01L21/76229 ,  H01L21/76224 ,  H01L21/76232 ,  H01L27/10852 ,  H01L28/91

Abstract: 一种制造集成电路的方法，它包含下列步骤：以氮化硅(14)和侧壁间隔(16)作为掩模，利用干法腐蚀方法，在衬底(1)的隔离区中制作沟槽(2a)；从氮化硅(14)清除侧壁间隔(16)；以及借助于对衬底(1)进行热氧化而处理有源区周边的衬底(1)的表面，使其剖面具有圆度。

公开(公告)号：CN101540190A

公开(公告)日：2009-09-23

申请号：CN200910128944.6

申请日：2009-03-17

Applicant: 尔必达存储器株式会社

Inventor： 梶谷一彦 ,  吉田宗一郎

IPC: G11C7/08 ,  G11C7/12

CPC classification number: G11C8/08 ,  G11C7/067 ,  G11C11/22 ,  G11C11/223 ,  G11C11/4076 ,  G11C11/4091 ,  G11C11/4094 ,  G11C11/4097 ,  G11C13/0023 ,  G11C13/0026 ,  G11C13/0028 ,  G11C13/004

Abstract: 本发明提供了一种具有单端读出放大器的半导体器件。补偿了制造工艺、电源电压、接合点温度和造成变化的其它因素，并防止了读出放大器的操作裕度减小。具有分级位线结构的半导体存储器件中的单端读出放大器包括：第一MOS晶体管，其用于放大从存储单元输出到位线的信号；第二MOS晶体管，其用于将第一MOS晶体管的输出供给到全局位线；以及全局位线电压确定电路；并且通过包括第一MOS晶体管的复制品和全局位线电压确定电路的复制品的延迟电路的输出信号，来控制至少第二MOS晶体管的导通/截止时序或者包括全局位线电压确定电路的全局读出放大器的读取时序。

公开(公告)号：CN100517658C

公开(公告)日：2009-07-22

申请号：CN200610163133.6

申请日：2006-11-30

Applicant: 尔必达存储器株式会社 ,  株式会社日立制作所

Inventor： 大汤静宪 ,  青木茂

IPC: H01L23/00 ,  H01L21/30

CPC classification number: H01L23/562 ,  H01L21/306 ,  H01L21/30604 ,  H01L21/3065 ,  H01L21/308 ,  H01L21/78 ,  H01L23/26 ,  H01L23/3128 ,  H01L29/0657 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明目的是提供一种具有低破损风险的高可靠性的半导体芯片。具体而言，本发明提供一种具有半导体硅衬底的半导体芯片，该半导体硅衬底包含半导体器件层、多孔硅域层，在所述半导体硅衬底的一个表面上的主表面区内形成所述半导体器件层，在背面即该半导体硅衬底的另一表面上的主表面区内形成所述多孔硅域层，并且所述多孔硅域层具有在该半导体硅衬底的背面上以岛状分布的多孔硅域。

公开(公告)号：CN101281782A

公开(公告)日：2008-10-08

申请号：CN200810090576.6

申请日：2008-04-03

Applicant: 尔必达存储器株式会社

Inventor： 外村宁子 ,  片桐诚志 ,  藤幸雄

IPC: G11C7/08

CPC classification number: G11C7/08 ,  G11C7/1042 ,  G11C11/005 ,  G11C13/0004 ,  G11C13/004 ,  G11C2013/0054

Abstract: 一种半导体存储器装置，包括：分别与多个存储单元连接的多条位线；共同分配给所述多条位线的多条传输线；分别连接到这些传输线的读出放大器(SA1)和(SA2)；以及控制电路，该控制电路在由所述读出放大器(SA1)执行的放大操作期间使所述读出放大器(SA2)执行转换操作。因为所述多个读出放大器被分配给相同的位线，并且这些读出放大器以这种方式进行并行操作，所以能够高速地读出数据。

公开(公告)号：CN100401498C

公开(公告)日：2008-07-09

申请号：CN200410002445.X

申请日：2004-01-20

Applicant: 尔必达存储器株式会社

Inventor： 久保田大志 ,  北村义裕 ,  大桥拓夫 ,  樱井进 ,  神田隆行 ,  堀部晋一

IPC: H01L21/762

CPC classification number: H01L21/76232

Abstract: 提供了一种具有槽的半导体设备的制造方法，以在槽的拐角部分形成氧化膜，该氧化膜比其它部分厚度大且应力小。当形成于半导体衬底中的槽被氧化时，它在含有预定重量百分比的二氯乙烯的氧气气氛中被氧化，以使得形成在槽的拐角部分比其它部分的厚度更大的氧化膜，从而可以得到提高绝缘击穿特性的半导体设备。

公开(公告)号：CN101211653A

公开(公告)日：2008-07-02

申请号：CN200710305302.X

申请日：2007-12-26

Applicant: 尔必达存储器株式会社

Inventor： 利穗吉郎

IPC: G11C11/406 ,  G11C11/4091 ,  G11C11/408

CPC classification number: G11C11/406 ,  G11C5/025 ,  G11C8/06 ,  G11C8/12 ,  G11C11/40618 ,  G11C11/40622

Abstract: 一种半导体存储器件，包括：存储单元阵列，其中存储单元被分成多个存储体；高速缓存存储器，每一个用于存储通过行地址选择的字线的数据；设置寄存器，用于设置数据保持容量，以使得其中在自刷新周期期间保持数据的保持区域和其中在自刷新周期期间不保持数据的非保持区域被共同包括在每一个存储体中；刷新控制器，用于在自刷新周期期间以预定间隔输出待刷新的行地址和用于对激活的存储体中与行地址对应的所选字线执行刷新操作；以及存储体控制器，用于在当所选字线被包括在保持区域中时激活所有存储体，以及当所选字线被包括在非保持区域中时去激活所有存储体。

公开(公告)号：CN100354971C

公开(公告)日：2007-12-12

申请号：CN02829837.3

申请日：2002-11-08

Applicant: 株式会社日立制作所 ,  尔必达存储器株式会社 ,  日立超大规模集成电路系统株式会社

Inventor： 关口知纪 ,  宫武伸一 ,  阪田健 ,  竹村理一郎 ,  野田浩正 ,  梶谷一彦

IPC: G11C7/06

CPC classification number: G11C7/062 ,  G11C5/063 ,  G11C7/065 ,  G11C7/08 ,  G11C7/1078 ,  G11C7/1096 ,  G11C7/12 ,  G11C7/18 ,  G11C8/08 ,  G11C11/4087 ,  G11C11/4091 ,  G11C11/4094 ,  G11C11/4096 ,  G11C11/4097 ,  G11C29/1201 ,  G11C2207/002 ,  G11C2207/005 ,  H01L27/0207 ,  H01L27/10814 ,  H01L27/10882 ,  H01L27/10897

Abstract: 本发明的直接读出放大器，在作为位线连接到栅极的差动对而动作的MOS晶体管和RLIO线之间，设置由在位线方向上布线的读出列选择线所控制的MOS晶体管而使其隔离，进而，把作为差动对而动作的MOS晶体管的源极连接到在字线方向上布线的共同源极线上。在读出动作时，通过利用读出列选择线和共同源极线仅在选择栅网上激活直接读出放大器，而大幅度地减少读出动作时的消耗电力。而且，从局部IO线隔离作为差动对动作的MOS晶体管的寄生电容，减少局部IO线的负载能力，实现读出速度的高速化。另外，降低读出动作中的局部IO线的负载能力的数据模式依赖性，使制造后的试验容易化。