-
公开(公告)号：CN1819256A
公开(公告)日：2006-08-16
申请号：CN200610006478.0
申请日：2006-02-09
Applicant: 尔必达存储器株式会社
CPC classification number: G11C13/0004 , G11C13/003 , G11C2213/78 , G11C2213/79 , H01L27/2436 , H01L27/2463 , H01L27/2481 , H01L45/06 , H01L45/1233 , H01L45/144
Abstract: 本发明的相变存储器装置具有：半导体基板；分别设置在矩阵状排列的多个字线和多个位线的各交点上的一个MOS晶体管；多个相变存储器元件，在半导体基板上堆积相变材料的相变层中，在和一个MOS晶体管的扩散层的上部相对的区域中形成，存储保持多位数据；以及下部电极构造，使多个相变存储器元件中的每一个与一个MOS晶体管的扩散层电连接。
-
Patent Agency Ranking
公开(公告)号：CN1811985A
公开(公告)日：2006-08-02
申请号：CN200610005085.8
申请日：2006-01-17
Applicant: 尔必达存储器株式会社
Inventor： 藤幸雄
IPC: G11C11/34 , G11C11/406 , G11C11/56 , G11C16/02
CPC classification number: G11C13/0069 , G11C11/406 , G11C11/4099 , G11C11/5678 , G11C13/0004 , G11C13/0033 , G11C13/0064 , G11C16/3431 , G11C16/349 , G11C2211/4061
Abstract: 一种实现相变元件的保持特性的改善的相变存储器及其刷新方法。利用属于DRAM接口互换的存储器这一点，设置被给予与读出·写入次数对应的应力的假单元(109，110)，由比较电路(111，112)检出该假单元的相变元件的阻抗值的变化，在阻抗值变为预先设定了的基准值及以上的场合(低阻抗化)，刷新要求电路(107)对未图示的内部电路要求刷新动作，对存储器单元和假单元一次进行刷新，补正相变元件的编程阻抗值的偏差，在确保余量的同时，实现保持特性的改善。
-
公开(公告)号：CN101281782A
公开(公告)日：2008-10-08
申请号：CN200810090576.6
申请日：2008-04-03
Applicant: 尔必达存储器株式会社
IPC: G11C7/08
CPC classification number: G11C7/08 , G11C7/1042 , G11C11/005 , G11C13/0004 , G11C13/004 , G11C2013/0054
Abstract: 一种半导体存储器装置，包括：分别与多个存储单元连接的多条位线；共同分配给所述多条位线的多条传输线；分别连接到这些传输线的读出放大器(SA1)和(SA2)；以及控制电路，该控制电路在由所述读出放大器(SA1)执行的放大操作期间使所述读出放大器(SA2)执行转换操作。因为所述多个读出放大器被分配给相同的位线，并且这些读出放大器以这种方式进行并行操作，所以能够高速地读出数据。
-
公开(公告)号：CN100530423C
公开(公告)日：2009-08-19
申请号：CN200610005085.8
申请日：2006-01-17
Applicant: 尔必达存储器株式会社
Inventor： 藤幸雄
IPC: G11C11/34 , G11C11/406 , G11C11/56 , G11C16/02
CPC classification number: G11C13/0069 , G11C11/406 , G11C11/4099 , G11C11/5678 , G11C13/0004 , G11C13/0033 , G11C13/0064 , G11C16/3431 , G11C16/349 , G11C2211/4061
Abstract: 一种实现相变元件的保持特性的改善的相变存储器及其刷新方法。利用属于DRAM接口互换的存储器这一点，设置被给予与读出·写入次数对应的应力的伪单元(109，110)，由比较电路(111，112)检出该伪单元的相变元件的阻抗值的变化，在阻抗值变为预先设定了的基准值及以上的场合(低阻抗化)，刷新要求电路(107)对未图示的内部电路要求刷新动作，对存储器单元和伪单元一次进行刷新，补正相变元件的编程阻抗值的偏差，在确保余量的同时，实现保持特性的改善。
-
公开(公告)号：CN100452418C
公开(公告)日：2009-01-14
申请号：CN200610006478.0
申请日：2006-02-09
Applicant: 尔必达存储器株式会社
CPC classification number: G11C13/0004 , G11C13/003 , G11C2213/78 , G11C2213/79 , H01L27/2436 , H01L27/2463 , H01L27/2481 , H01L45/06 , H01L45/1233 , H01L45/144
Abstract: 本发明的相变存储器装置具有：半导体基板；分别设置在矩阵状排列的多个字线和多个位线的各交点上的一个MOS晶体管；多个相变存储器元件，在半导体基板上堆积相变材料的相变层中，在和一个MOS晶体管的扩散层的上部相对的区域中形成，存储保持多位数据；以及下部电极构造，使多个相变存储器元件中的每一个与一个MOS晶体管的扩散层电连接。
-
公开(公告)号：CN101009136A
公开(公告)日：2007-08-01
申请号：CN200710007282.8
申请日：2007-01-25
Applicant: 尔必达存储器株式会社
Inventor： 藤幸雄
CPC classification number: G11C13/0069 , G11C5/025 , G11C11/5678 , G11C13/0004 , G11C2013/008 , G11C2213/79
Abstract: 提供一种半导体存储装置，减小了相邻存储单元之间的加热造成的影响。存储单元具有：对应通电而发热的加热元件(12)、因加热而相变的硫族化物层(10)、以及对其进行驱动的晶体管(16、18)。位线(BL)在预定方向上延伸配设，并与存储单元电连接。字线(WL/WU)，在与位线垂直的方向上延伸配设，与存储单元电连接。具有第1单元列和第2单元列，第1单元列在位线(BL)的延伸方向上以固定间隔2d在位置A1、A2、A3……上配设存储单元，第2单元列在位线(BL)的延伸方向上与第1单元列错开了d的位置B1、B2、B3……上配设存储单元，且在字线(WL/WU)的延伸方向上，以固定间隔e交替配设第1及第2单元列，以使存储单元呈棋盘上的方格状。
-
-
-
-
-
Search Results
6
records
(took 0.017 seconds)
