-
公开(公告)号:CN112510081B
公开(公告)日:2023-03-14
申请号:CN202011380487.2
申请日:2020-11-30
Applicant: 西安微电子技术研究所
IPC: H01L29/06 , H01L29/08 , H01L29/786 , H01L21/336 , H01L29/423
Abstract: 本发明公开了一种星用抗辐射沟槽型MOS场效应晶体管的加固结构和制备方法,结构包括依次堆叠的衬底、缓变外延层、层间介质层和金属层;缓变外延层的表面上依次设置有P+体掺杂区和N+源掺杂区,缓变外延层上设置栅极沟槽;栅极沟槽内部从下至上依次层叠有第一栅氧、浮空多晶栅、第二栅氧和控制多晶栅形成双层屏蔽栅极结构;层间介质层上设置有源极浅沟槽,源极浅沟槽对称分布在栅极沟槽的两侧,源极浅沟槽依次穿过层间介质层、N+源掺杂区和P+体掺杂区,源极浅沟槽的深度不超过栅极沟槽中控制多晶栅的纵向多晶厚度;源极浅沟槽内通过离子注入形成P+深源,P+深源与P+体掺杂区相连接;金属层设置在层间介质层上,并填充源极浅沟槽。
-
公开(公告)号:CN113410305A
公开(公告)日:2021-09-17
申请号:CN202110663157.2
申请日:2021-06-15
Applicant: 西安微电子技术研究所
IPC: H01L29/78 , H01L21/336 , H01L29/06 , H01L29/423
Abstract: 本发明公开了一种抗辐射加固的LDMOS晶体管和制备方法,衬底表面并列形成有P阱和漂移区;P阱上依次层叠有SiO2氮氧硅层和HTO氮氧硅层;HTO氮氧硅层上形成有多晶栅;漂移区上形成有多个场氧;场氧之间形成有场环;场环上形成有SiO2薄氮氧硅层;P阱、多晶栅、场氧和SiO2氮氧硅层上形成有介质层。方法包括在衬底表面形成P阱和漂移区;在P阱上依次生长SiO2栅氧层氮化形成SiO2氮氧硅层、淀积HTO栅氧层氮化形成HTO氮氧硅层,SiO2氮氧硅层和HTO氮氧硅层形成复合栅介质结构,淀积多晶硅形成栅极;在漂移区上的场氧之间形成总剂量加固的场环,场环上依次生长SiO2薄氧化层,并氮化成SiO2薄氮氧硅层形成漂移区加固结构;在P阱、多晶栅、场氧和SiO2氮氧硅层上淀积形成有介质层。
-
公开(公告)号:CN112951904A
公开(公告)日:2021-06-11
申请号:CN202110336608.1
申请日:2021-03-29
Applicant: 西安微电子技术研究所
IPC: H01L29/73 , H01L21/331 , H01L29/06
Abstract: 本发明公开了一种低导通电阻、高放大倍数NPN晶体管及其制备方法,提供P型衬底,通过N型离子注入,在P型衬底上形成BNW区;在BNW区的底部形成一定厚度的DNW区;在BNW区上端面的边缘和内部分别形成一个闭环的场区隔离;在BNW区上形成闭环的深磷区,深磷区与DNW区连通,深磷区位于两个场区隔离之间;在BNW区上形成基区,基区位于深磷区内部;在基区的上端面形成闭环的多晶隔离;在多晶隔离的两侧壁形成侧墙;在基区上形成发射区和闭环的集电区,发射区位于多晶隔离内,集电区位于两个场区隔离之间,且集电区与深磷区交叠;在基区上形成闭环的基区接触区,基区接触区位于多晶隔离外部。本发明形成的NPN导通电阻小、放大倍数高,工艺流程简单。
-
公开(公告)号:CN112382656A
公开(公告)日:2021-02-19
申请号:CN202011270506.6
申请日:2020-11-13
Applicant: 西安微电子技术研究所
IPC: H01L29/06 , H01L29/78 , H01L21/336
Abstract: 本发明公开一种横向扩散MOS场效应晶体管及其制备方法,晶体管包括由下至上依次设置的衬底硅层、埋氧层和硅膜层;硅膜层的两端分别形成阱、漏极,并在阱与漏极之间形成超薄硅层漂移区;阱上具有源级、栅极,漂移区上具有场板;所述硅膜层的阱与漏极之间减薄形成顶部下凹的超薄漂移区;漂移区自阱至漏极方向的掺杂浓度线性递增,使得漂移区能够形成平缓横向电场分布,大幅提升了器件击穿电压;所述漂移区的厚度小于硅膜层两端的厚度。与现有的LDMOS相比,该晶体管结构简单,在具有高击穿电压的同时具有低的开启电压,易于与BCD工艺技术兼容,为高压及功率集成电路的设计及工艺制造提供了更多选择性。
-
公开(公告)号:CN110854179A
公开(公告)日:2020-02-28
申请号:CN201911114902.7
申请日:2019-11-14
Applicant: 西安微电子技术研究所
IPC: H01L29/06 , H01L21/331 , H01L29/73
Abstract: 本发明公开了一种基于自建电场的辐射加固硅基双极晶体管结构及制备方法,通过多层布线形成:通过多层布线工艺,在晶体管表面形成一层与最低电位连通的地电位层,从而在晶体管各掺杂区与地电位层之间的二氧化硅绝缘层中形成一个指向地电位层的自建电场。该自建电场抑制总剂量辐射在二氧化硅绝缘层中产生的正电荷向硅-二氧化硅界面运动,从而减小辐射诱生正电荷到达硅-二氧化硅界面并形成新的界面态的数量,从而提高双极型晶体管抗总剂量辐射能力。
-
公开(公告)号:CN110828549A
公开(公告)日:2020-02-21
申请号:CN201911114882.3
申请日:2019-11-14
Applicant: 西安微电子技术研究所
IPC: H01L29/06 , H01L29/73 , H01L21/331
Abstract: 本发明公开了一种保护环掺杂抗辐射晶体管结构及其制备方法,在通过传统双极工艺完成不同区域杂质选择性掺杂,形成双极晶体管结构之后,通过光刻胶掩蔽注入的方法在晶体管P型掺杂区的横向扩散区域表面进行一次P型杂质注入,在P型掺杂横向扩散区表面形成一个环形的P+掺杂区,提高P型掺杂横向扩散区表面P型杂质浓度,避免因总剂量辐射导致双极型晶体管的P型掺杂区表面耗尽和反型,从而提高双极型晶体管抗总剂量辐射能力。
-
公开(公告)号:CN109256421A
公开(公告)日:2019-01-22
申请号:CN201811052415.8
申请日:2018-09-10
Applicant: 西安微电子技术研究所
IPC: H01L29/732 , H01L29/06 , H01L29/78 , H01L21/331 , H01L21/336
Abstract: 本发明公开了一种高厄利电压的双极器件及其制作方法,所述双极器件包括3个金属连线和衬底;衬底上方依次设置N埋层、第一外延层、第二外延层和SiO2层;3个金属连线分别穿过SiO2层上设置的引出孔后,分别连接集电区的引出区、发射区和P型基区;集电区的引出区和P型基区位于第二外延层内部,发射区位于P型基区内部;双极器件两侧边均设置P型隔离区。所述方法主要改进在于包括对衬底进行第一次外延工艺,形成第一外延层;在第一外延层上进行第二次外延工艺,形成第二外延层;通过双外延层的设计,能够有效增大厄利电压,降低厄利效应,提高集成电路的精度;同时,寄生的PMOS管阈值电压增高,电路的金属布线更加方便,工作电压范围扩大。
-
公开(公告)号:CN113990983B
公开(公告)日:2023-07-04
申请号:CN202111243682.5
申请日:2021-10-25
Applicant: 西安微电子技术研究所
IPC: H01L31/18 , H01L31/0216 , H01L31/102 , H01L31/108
Abstract: 本发明提供一种光吸收能力强的光敏二极管及其制备方法,在晶圆表面的接触孔和受光区域中生长介质层,得到受光区域的增透膜结构;然后对介质层进行第二次接触孔光刻,得到欧姆接触孔;然后在晶圆表面溅射金属薄膜,进行第一次光刻、刻蚀工艺保留受光区域和欧姆接触孔上的顶层金属层;然后在晶圆表面淀积钝化层,并将受光区域上的钝化层去掉;然后在晶圆表面受光区域的顶层金属层进行第二次光刻、刻蚀工艺,去掉受光区域的金属薄膜,退火,得到光敏二极管,通过上述方法本发明实现调节光敏二极管受光区增透膜材料和结构的目的,从而增强光敏二极管对指定波长光线的吸收能力,提高光敏二极管的电流传输比(CTR),最终提升光电耦合器传输特性。
-
公开(公告)号:CN112992664B
公开(公告)日:2023-06-02
申请号:CN202110218621.7
申请日:2021-02-26
Applicant: 西安微电子技术研究所
IPC: H01L21/265 , H01L21/266 , H01L21/331 , H01L29/10
Abstract: 本发明公开了一种基于离子注入的高厄利电压NPN晶体管制备方法,该制备方法针对NPN晶体管基区杂质浓度分布对厄利电压的影响机理,是一种通过调整基区杂质纵向分布形成高厄立电压NPN晶体管的工艺方法。通过这种工艺方法获得的NPN晶体管具有更高的厄利电压。该方法分别对采用本发明提出的新工艺方法形成的高厄立电压NPN晶体管,在相同放大倍数条件下,新工艺方法形成的NPN晶体管的厄利电压高于传统结构NPN晶体管。
-
公开(公告)号:CN112992664A
公开(公告)日:2021-06-18
申请号:CN202110218621.7
申请日:2021-02-26
Applicant: 西安微电子技术研究所
IPC: H01L21/265 , H01L21/266 , H01L21/331 , H01L29/10
Abstract: 本发明公开了一种基于离子注入的高厄利电压NPN晶体管制备方法,该制备方法针对NPN晶体管基区杂质浓度分布对厄利电压的影响机理,是一种通过调整基区杂质纵向分布形成高厄立电压NPN晶体管的工艺方法。通过这种工艺方法获得的NPN晶体管具有更高的厄利电压。该方法分别对采用本发明提出的新工艺方法形成的高厄立电压NPN晶体管,在相同放大倍数条件下,新工艺方法形成的NPN晶体管的厄利电压高于传统结构NPN晶体管。
-
-
-
-
-
-
-
-
-