公开(公告)号：CN115954379A

公开(公告)日：2023-04-11

申请号：CN202211436700.6

申请日：2022-11-16

Applicant: 株洲中车时代半导体有限公司

Inventor： 罗烨辉 ,  李诚瞻 ,  郑昌伟 ,  王亚飞 ,  宋瓘 ,  罗海辉

IPC: H01L29/08 ,  H01L29/06 ,  H01L29/78 ,  H01L21/336

Abstract: 本公开涉及芯片制造技术领域，提供了带有P+沟槽结构的碳化硅MOSFET器件及制作方法。该器件的元胞包括：所述碳化硅N‑外延层内部形成有两个对称设置的P‑base区域；所述P‑base区域内部形成有通过自对准技术形成的N+源极区域，所述N+源极区域内部形成有P+沟槽；所述P+沟槽的底部下方形成有P+源极区域；所述碳化硅N‑外延层形成有层间绝缘介质，所述层间绝缘介质内设有栅极金属，所述层间绝缘介质设有源极开孔；所述P+沟槽的侧壁和底部，以及所述源极开孔的底部设有均匀厚度的源极金属。本公开实施例通过形成的N+源极和P+源极，使得源极与P‑base形成短接，抑制寄生NPN效应，同时又提高P+源极的精度，避免元胞内的不均流现象，提高器件的可靠性。

公开(公告)号：CN114220843A

公开(公告)日：2022-03-22

申请号：CN202111537706.8

申请日：2021-12-15

Applicant: 株洲中车时代半导体有限公司

Inventor： 王亚飞 ,  卢吴越 ,  宋瓘 ,  李乐乐 ,  张文杰 ,  王志成 ,  刘小东 ,  朱奇伟 ,  李诚瞻

IPC: H01L29/06 ,  H01L23/58 ,  H01L29/872

Abstract: 本申请提供一种功率半导体器件，该功率半导体器件包括第一导电类型碳化硅衬底和位于所述衬底上方的第一导电类型漂移层，以及设置于所述漂移层上的有源区、终端区和位于所述有源区与所述终端区之间的主结区；所述有源区包括多个间隔设置于所述漂移层表面内的第二导电类型第一掺杂区，以及位于漂移层上方的第一金属层和第二金属层；所述主结区包括设置于所述漂移层表面内的第二导电类型第二掺杂区，以及覆盖所述第二掺杂区部分上表面的电阻层；所述电阻层具有正的温度系数；所述第一金属层、所述第二金属层和所述电阻层相互电连接。通过在主结区设置具有正的温度系数的电阻层，抑制芯片主结上的浪涌电流，降低主结金属被熔化的风险。

公开(公告)号：CN114121639A

公开(公告)日：2022-03-01

申请号：CN202010881132.5

申请日：2020-08-27

Applicant: 株洲中车时代半导体有限公司

Inventor： 王志成 ,  龚芷玉 ,  刘启军 ,  罗烨辉 ,  周才能 ,  宋瓘 ,  曹申 ,  赵艳黎 ,  郑昌伟 ,  李诚瞻 ,  罗海辉

IPC: H01L21/3065 ,  H01L21/306 ,  H01L21/308 ,  H01L21/762 ,  H01L29/06 ,  H01L21/28 ,  H01L29/423

Abstract: 本发明提供了一种圆滑沟槽的制作方法及圆滑沟槽结构，所述制作方法包括：首先由经所述掩膜层，利用以各向异性为主的第一次干法刻蚀蚀刻所述半导体晶圆，以形成侧壁陡直和底部平滑的沟槽结构，然后去除所述第一层掩膜，并在没有掩膜层的保护情况下，利用以各向同性为主的第二次干法刻蚀蚀刻所述半导体晶圆，以圆滑所述沟槽的顶部和底部，最终形成侧壁陡直、顶部和底部圆滑的沟槽。因此，本发明提供的沟槽制作方法工艺步骤简单，能够极大地提高工艺效率和节约成本，本发明提供的圆滑沟槽结构既能够提升器件性能和可靠性，又可以为后续沟槽内的生长及填充工艺带来便捷。