-
公开(公告)号：CN103887193A
公开(公告)日：2014-06-25
申请号：CN201310164911.3
申请日：2013-05-07
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: G01R31/2889 , G01R1/07378 , H01L22/14
Abstract: 一种三维集成电路测试装置，包括：探针卡，被配置为将三维集成电路中的待测器件与具有多个测试模块的自动测试设备板连接在一起，其中，探针卡包括三维集成电路的多个已知合格管芯、三维集成电路的多个互连件以及多个探针接触件，其中，探针接触件被配置为将探针卡与三维集成电路的待测器件的测试接触件连接在一起。
-
公开(公告)号：CN103151337A
公开(公告)日：2013-06-12
申请号：CN201210076897.7
申请日：2012-03-21
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/544
CPC classification number: G01R1/07342 , G01R1/07378 , H01L2224/16225
Abstract: 一种用于晶圆级测试半导体IC封装的被测器件(DUT)的测试探测结构。该结构包括衬底、衬底通孔、形成在衬底的第一表面以接合探测卡的凸块阵列以及在衬底的第二表面上的至少一个探测单元。该探测单元包括形成在衬底的一个表面上的导电探测焊盘以及与该焊盘互连的至少一个微凸块。该焊盘通过通孔电连接到凸块阵列。一些实施例包括多个与焊盘相连接的微凸块，该焊盘被配置为与DUT上的微凸块匹配阵列相接合。在一些实施例中，DUT可以通过从探测卡通过凸块和微凸块阵列施加测试信号进行探测，而不直接探测DUT微凸块。
-
公开(公告)号：CN102778646A
公开(公告)日：2012-11-14
申请号：CN201110345007.3
申请日：2011-11-03
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: G01R31/2884 , G01R1/07378 , G01R31/2834 , G01R31/2886 , H01L22/14 , Y02P80/30
Abstract: 一种三维(3D)集成电路(IC)测试设备包括多个连接装置。当通过多个3D管芯形成的被测装置(DUT)(诸如，中介层或3D IC)在测试模式下运行时，该3D IC测试设备通过各个接口通道(诸如，探针)与DUT连接。连接装置和DUT中的各个硅通孔(TSV)形成TSV链，从而可以同时测试各个TSV的电特性。
-
公开(公告)号：CN109425810B
公开(公告)日：2021-08-24
申请号：CN201710712004.6
申请日：2017-08-18
Applicant: 台湾积体电路制造股份有限公司
IPC: G01R31/26
Abstract: 本揭露提供一种半导体测试装置、半导体测试系统以及半导体测试方法，其中半导体测试装置包含：衬底；金手指触片结构，放置于所述衬底的一侧。本揭露提供的半导体测试装置可以提升开发阶段时的板阶可靠度测试(Board Level Reliability Tests,BLRT)的效率。
-
公开(公告)号：CN104237577B
公开(公告)日：2018-03-23
申请号：CN201310370282.X
申请日：2013-08-22
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: G01R31/318511 , G01R31/2889 , G01R31/318513
Abstract: 本发明提供了一种用于测试晶圆的系统，包括探针卡和晶圆。探针卡包括至少一个第一探针位和至少一个第二探针位。晶圆包括多个管芯。至少一个第一探针位被配置为用于第一测试，而至少一个第二探针位被配置为用于第二测试。多个管芯中的每一个管芯都与第一探针焊盘和第二探针焊盘相对应。至少一个第一探针位中的每一个探针位都被配置为接触多个管芯中的每一个管芯的第一探针焊盘。至少一个第二探针位中的每一个探针位都被配置为接触多个管芯中的每一个管芯的第二探针焊盘。本发明还公开了晶圆测试的方法和装置。
-
Patent Agency Ranking
公开(公告)号：CN107039401A
公开(公告)日：2017-08-11
申请号：CN201611046649.2
申请日：2016-11-23
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/544 , G01R31/26
CPC classification number: H01L23/528 , G01R19/0092 , G01R31/2831 , H01L22/32 , H01L23/3107 , H01L23/49816 , H01L23/49827 , H01L24/06 , H01L24/09 , H01L24/14 , H01L24/17 , H01L25/0655 , H01L2224/02371 , H01L2224/0401 , H01L2224/04105 , H01L2224/12105 , H01L2224/13024 , H01L2224/24137 , H01L2924/18162 , H01L2924/2064 , H01L22/34 , G01R31/2644
Abstract: 本发明的实施例提供了一种半导体器件，包括半导体衬底和衬底上的互连件。互连件包括互连件的最上层中的电介质以及多个导电焊盘，其中，多个导电焊盘中的每一个都从电介质至少部分地暴露。互连件还包括电流传感器，电流传感器与多个导电焊盘中的至少一个电耦合。
-
公开(公告)号：CN103151337B
公开(公告)日：2016-12-14
申请号：CN201210076897.7
申请日：2012-03-21
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/544
CPC classification number: G01R1/07342 , G01R1/07378 , H01L2224/16225
Abstract: 一种用于晶圆级测试半导体IC封装的被测器件(DUT)的测试探测结构。该结构包括衬底、衬底通孔、形成在衬底的第一表面以接合探测卡的凸块阵列以及在衬底的第二表面上的至少一个探测单元。该探测单元包括形成在衬底的一个表面上的导电探测焊盘以及与该焊盘互连的至少一个微凸块。该焊盘通过通孔电连接到凸块阵列。一些实施例包括多个与焊盘相连接的微凸块，该焊盘被配置为与DUT上的微凸块匹配阵列相接合。在一些实施例中，DUT可以通过从探测卡通过凸块和微凸块阵列施加测试信号进行探测，而不直接探测DUT微凸块。
-
公开(公告)号：CN102778646B
公开(公告)日：2015-06-10
申请号：CN201110345007.3
申请日：2011-11-03
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: G01R31/2884 , G01R1/07378 , G01R31/2834 , G01R31/2886 , H01L22/14 , Y02P80/30
Abstract: 一种三维(3D)集成电路(IC)测试设备包括多个连接装置。当通过多个3D管芯形成的被测装置(DUT)(诸如，中介层或3D IC)在测试模式下运行时，该3D IC测试设备通过各个接口通道(诸如，探针)与DUT连接。连接装置和DUT中的各个硅通孔(TSV)形成TSV链，从而可以同时测试各个TSV的电特性。
-
公开(公告)号：CN102456668B
公开(公告)日：2014-03-12
申请号：CN201110317964.5
申请日：2011-10-18
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/544
CPC classification number: H01L22/14 , H01L22/32 , H01L22/34 , H01L24/02 , H01L24/13 , H01L24/16 , H01L25/0657 , H01L25/50 , H01L2224/0237 , H01L2224/02372 , H01L2224/0401 , H01L2224/13025 , H01L2224/13144 , H01L2224/13147 , H01L2224/16146 , H01L2224/16155 , H01L2224/16225 , H01L2224/81193 , H01L2225/06513 , H01L2225/06517 , H01L2225/06541 , H01L2225/06596 , H01L2924/01005 , H01L2924/01006 , H01L2924/01029 , H01L2924/01033 , H01L2924/01079 , H01L2924/014 , H01L2924/14 , H01L2924/00
Abstract: 将基板上的或者3维集成电路(3DIC)中的多个穿透硅通孔(TSV)链接在一起。将TSV链接在一起，从而增大了电信号。多个测试焊盘能够用于测试TSV。一个测试焊盘接地。剩下的测试焊盘电连接到链中的TSV，或者接地。
-
公开(公告)号：CN102692569A
公开(公告)日：2012-09-26
申请号：CN201110317892.4
申请日：2011-10-18
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: G01R31/31919 , G01R31/318371 , G01R31/318511
Abstract: 一种涉及测试集成电路的自适应测试序列方法包括：彼此相同并且包括集成电路的第一器件和第二器件。根据第一器件的第一测试序列实施第一器件的测试，其中，第一测试序列包括多个排序测试项，并且其中，第一测试序列包括测试项。在测试具有与第一器件相同的结构的多个器件中基于没有通过测试项的频率计算测试项的测试优先级。然后，响应于测试项的测试优先级调节第一测试序列从而生成第二测试序列，其中，第二测试序列与第一测试序列不同。根据第二测试序列检测第二器件。
-
-
-
-
-
-
-
-
-
Search Results
27
records
(took 0.03 seconds)
