公开(公告)号：CN119274618A

公开(公告)日：2025-01-07

申请号：CN202411286999.0

申请日：2024-09-13

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张盟昇

IPC: G11C16/08 ,  G11C16/06 ,  G11C16/10 ,  G11C16/24 ,  G06F21/76 ,  G06F21/73

Abstract: 一种存储器器件，包括随机呈现第一逻辑状态或第二逻辑状态的反熔丝存储器单元。存储器单元形成在衬底的前侧上，并且至少包括第一编程晶体管和第一读取晶体管，第一编程晶体管形成在设置在前侧上的多个金属化层中的第一金属化层中，并由第一编程字线选通，第一读取晶体管，形成在设置于前侧上方的多个金属化层中的第二金属化层中或沿着前侧的主表面形成，串联耦接到第一编程晶体管和第一位线，并由第一读取字线选通。本申请的实施例还公开了存储器系统及制造半导体器件的方法。

公开(公告)号：CN118824311A

公开(公告)日：2024-10-22

申请号：CN202410849414.5

申请日：2024-06-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张盟昇 ,  杨耀仁

IPC: G11C7/18 ,  G11C11/4094 ,  G11C11/4097 ,  G11C11/22

Abstract: 提供了一种半导体器件和操作该半导体器件的方法。半导体器件包括第一晶体管、第二晶体管、第一电路、第二电路和第三晶体管。第二晶体管电连接至第一晶体管，其中，第一晶体管和第二晶体管的栅极电连接至字线。第一电路电连接在第一晶体管的漏极与第一位线之间。第二电路电连接在第二晶体管的漏极与第二位线之间。第三晶体管电连接在第一晶体管的漏极与第二晶体管的漏极之间。

公开(公告)号：CN112992243B

公开(公告)日：2024-03-26

申请号：CN202010639919.0

申请日：2020-07-06

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张盟昇 ,  杨耀仁 ,  王奕 ,  吴福安

IPC: G11C17/16 ,  G11C17/18 ,  H10B20/25 ,  H01L21/8234

Abstract: 一种结构包括反熔丝单元。反熔丝单元包括第一有源区、第一栅极、第二栅极、至少一个第一栅极通孔和至少一个第二栅极通孔。第一栅极和第二栅极彼此分隔开。第一栅极和第二栅极延伸为跨越第一有源区。至少一个第一栅极通孔耦合至第一栅极并且设置在第一有源区正上方。至少一个第二栅极通孔耦合至第二栅极。第一栅极通过至少一个第一栅极通孔耦合至第一字线以用于接收第一编程电压，并且第二栅极通过至少一个第二栅极通孔耦合至第二字线以用于接收第一读取电压。本发明的实施例还涉及半导体器件及其形成方法。

公开(公告)号：CN110875321B

公开(公告)日：2023-12-12

申请号：CN201910808763.1

申请日：2019-08-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴旻信 ,  张盟昇 ,  周绍禹 ,  杨耀仁

IPC: H10B20/25 ,  G11C17/16 ,  G11C17/18

Abstract: IC器件包括：反熔丝器件，包括位于第一栅极结构和有源区之间的介电层；第一晶体管，包括位于有源区上面的第二栅极结构；以及第二晶体管，包括位于有源区上面的第三栅极结构。第一栅极结构位于第二栅极结构和第三栅极结构之间。本发明的实施例还涉及电路和操作电路的方法。

公开(公告)号：CN115513214A

公开(公告)日：2022-12-23

申请号：CN202210351745.7

申请日：2022-04-02

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈建盈 ,  陈彦臻 ,  杨耀仁 ,  张盟昇 ,  黄家恩

IPC: H01L27/112

Abstract: 一种集成电路及制造集成电路的方法，集成电路包括在一第一金属层中的一正面水平导线、在一第二金属层中的一正面垂直导线、一正面熔丝元件及一背面导线。该正面水平导线经由一正面端子通孔连接器直接连接至一晶体管的漏极端子导体。该正面垂直导线经由一正面金属至金属通孔连接器直接连接至该正面水平导线。该正面熔丝元件具有导电连接至该正面垂直导线的一第一熔丝端子。该背面导线经由一背面端子通孔连接器直接连接至该晶体管的源极端子导体。

公开(公告)号：CN114974357A

公开(公告)日：2022-08-30

申请号：CN202210272846.5

申请日：2022-03-18

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张盟昇 ,  黄家恩 ,  李谷桓

IPC: G11C13/00

Abstract: 一种记忆体装置及其操作方法，记忆体装置包括位元线(BL)；源极线(SL)；及分别可操作地耦接在BL与SL之间的多个非挥发性记忆体单元。多个非挥发性记忆体单元中的每一者包括彼此串联耦接的具有可变电阻的电阻器、第一晶体管及第二晶体管。响应于非挥发性记忆体单元的第一者不被读取且非挥发性记忆体单元的第二者被读取，连接在第一非挥发性记忆体单元的第一及第二晶体管之间的第一节点处的电压位准大于零。

公开(公告)号：CN114695363A

公开(公告)日：2022-07-01

申请号：CN202110654631.5

申请日：2021-06-11

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张盟昇 ,  陈建盈 ,  杨耀仁

IPC: H01L27/112 ,  G11C7/12 ,  G11C8/08 ,  G11C17/16

Abstract: 一种集成电路及其结构与程序化半导体元件的方法，特别是反熔丝结构及具有此等反熔丝结构的IC元件，其中反熔丝结构包括介电反熔丝结构，介电反熔丝结构形成于主动区域上且具有：第一介电反熔丝电极；第二介电反熔丝电极，第二介电反熔丝结构平行于第一介电反熔丝电极延伸；第一介电组合物，第一介电组合物在第一介电反熔丝电极与第二介电反熔丝电极之间；及第一程序化晶体管，第一程序化晶体管电连接至第一电压供应源，其中在程序化操作期间，将一程序化电压选择性地施加至介电反熔丝结构中的某些以在第一介电反熔丝电极与第二介电反熔丝电极之间形成电阻性直接电连接。

公开(公告)号：CN113421880A

公开(公告)日：2021-09-21

申请号：CN202110502335.3

申请日：2021-05-08

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张盟昇 ,  黄家恩 ,  陈建盈

IPC: H01L27/112 ,  H01L27/22

Abstract: 一种存储器件包括至少一个位线、至少一个字线以及包括电容器和晶体管的至少一个存储器单元。该晶体管具有耦合至字线的栅极端子、第一端子，以及第二端子。该电容器具有耦合至晶体管的第一端子的第一端、耦合至位线的第二端，以及位于第一端与第二端之间的绝缘材料。该绝缘材料被配置为在施加在第一端与第二端之间的预定击穿电压或更高击穿电压下击穿。本发明的实施例还公开了集成电路器件及形成存储器件的方法。

公开(公告)号：CN113380302A

公开(公告)日：2021-09-10

申请号：CN202110620357.X

申请日：2021-06-03

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张盟昇 ,  黄家恩 ,  王奕

IPC: G11C16/10 ,  G11C8/08 ,  G11C7/12

Abstract: 本发明的实施例涉及存储器电路及其操作方法。存储器电路包括第一编程器件、第一电路分支和第二电路分支。第一编程器件包括耦接到第一字线的第一控制端子以及第一连接端。第一电路分支包括第一二极管以及耦接到第一二极管的第一熔丝元件。第二电路分支包括第二二极管以及耦接到第二二极管的第二熔丝元件。第一电路分支和第二电路分支耦接到第一编程器件的第一连接端。

公开(公告)号：CN113257818A

公开(公告)日：2021-08-13

申请号：CN202110182089.8

申请日：2021-02-09

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张盟昇 ,  黄家恩 ,  邱奕勋 ,  王奕

IPC: H01L27/11 ,  H01L21/8244

Abstract: 本发明的实施例公开了一种半导体器件、存储器单元及其制造方法。存储器单元包括第一晶体管。第一晶体管包括第一传导通道，第一传导通道由沿垂直方向彼此间隔开的一个或多个第一纳米结构共同构成。存储器单元包括与第一晶体管串联电耦合的第二晶体管。第二晶体管包括第二传导通道，第二传导通道由沿垂直方向彼此间隔开的一个或多个第二纳米结构共同构成。一个或多个第一纳米结构中的至少一个通过沿垂直方向延伸到第一晶体管的第一漏极/源极区中的第一金属结构被施加第一应力。