公开(公告)号：CN115308563A

公开(公告)日：2022-11-08

申请号：CN202110752449.3

申请日：2021-07-02

Applicant: 台湾积体电路制造股份有限公司 ,  台积电(南京)有限公司

Inventor： 安基达·帕帝达 ,  桑迪·库马·戈埃尔 ,  李云汉

IPC: G01R31/28 ,  G06F30/398

Abstract: 本申请涉及测试集成电路的方法和测试系统。一种在测试电路板上测试集成电路的方法，包括：由处理器执行对整个集成电路设计中的第一热分布的仿真；根据集成电路设计来制造集成电路；以及同时执行对集成电路的老化测试和对集成电路的自动化测试。老化测试具有集成电路的最低老化温度和集成电路上的老化热分布。集成电路设计对应于集成电路。集成电路耦合到测试电路板。集成电路包括电路块集合和第一加热器集合。

公开(公告)号：CN113203944A

公开(公告)日：2021-08-03

申请号：CN202110370328.2

申请日：2017-05-16

Applicant: 台湾积体电路制造股份有限公司

Inventor： 桑迪·库马·戈埃尔 ,  李云汉 ,  萨曼·M·I·阿扎姆 ,  马拉·格绍伊古

IPC: G01R31/3185

Abstract: 本发明的实施例提供了一种电子器件，包括：第一管芯，具有设置在其上的第一多个锁存器，其中，所述第一多个锁存器的一个可操作地连接到所述多个第一锁存器的相邻的一个；以及第二管芯，具有设置在其上的第二多个锁存器，其中，所述第二多个锁存器的一个可操作地连接到所述多个第二锁存器的相邻的一个，其中，所述第一管芯上的所述第一多个锁存器的每个锁存器对应于所述第二管芯上的所述第二多个锁存器中的一个锁存器，其中，每组对应的锁存器可操作地连接，并且其中，扫描路径包括含有所述第一多个锁存器和所述第二多个锁存器中的每个的闭环，其中，所述第二多个锁存器的一个通过反相器可操作地连接到所述第二多个锁存器的另一个。本发明的实施例还提供了一种操作电子器件的方法。

公开(公告)号：CN107026153B

公开(公告)日：2019-08-02

申请号：CN201611046177.0

申请日：2016-11-22

Applicant: 台湾积体电路制造股份有限公司

Inventor： 余振华 ,  侯上勇 ,  李云汉

IPC: H01L25/16 ,  H01L23/31

CPC classification number: H01L24/97 ,  G05F3/02 ,  H01L21/4846 ,  H01L23/28 ,  H01L23/481 ,  H01L23/5226 ,  H01L23/5227 ,  H01L23/5389 ,  H01L24/25 ,  H01L25/0652 ,  H01L25/105 ,  H01L27/0688 ,  H01L27/124 ,  H01L27/2481 ,  H01L27/283 ,  H01L28/10 ,  H01L2224/16225 ,  H01L2225/0651 ,  H01L2225/06541 ,  H01L2225/06582 ,  H01L2225/1041 ,  H01L2225/1058 ,  H01L2225/107

Abstract: 本发明的实施例提供了一种封装件，包括集成调压器(IVR)管芯，其中，IVR管芯包括位于第一IVR管芯的顶面处的金属柱。封装件还包括其中包封第一IVR管芯的第一包封材料，其中，第一包封材料具有与金属柱的顶面共面的顶面。多条再分布线位于第一包封材料和IVR管芯上方。多条再分布线电耦合至金属柱。核心芯片与多条再分布线重叠并且接合至多条再分布线。第二包封材料中包封核心芯片，其中，第一包封材料的边缘和第二包封材料的相应的边缘彼此垂直对准。插入件或封装件衬底位于IVR管芯下面并且接合至IVR管芯。

公开(公告)号：CN108199709A

公开(公告)日：2018-06-22

申请号：CN201711217838.6

申请日：2017-11-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 山迪普·库玛·乔尔 ,  陈继展 ,  史丹利·约翰 ,  李云汉 ,  黄彦皓

IPC: H03L7/095 ,  H03K19/20

CPC classification number: H03L7/23 ,  H03K19/21 ,  H03L7/091 ,  H03L7/095 ,  H03K19/20

Abstract: 本揭露实施例涉及锁相环路监视电路。一种经配置以输出时钟信号的时钟分布电路包含：第一电路，其经配置以使用参考时钟信号来提供第一及第二参考信号，其中所述第二参考信号指示所述第一参考信号是否用所述参考时钟信号而锁定；第二电路，其经配置以使用所述参考时钟信号来提供输出信号及指示信号，所述指示信号指示所述输出信号是否用所述参考时钟信号而锁定；及监视电路，其耦合到所述第一及第二电路，且经配置以使用所述第一参考信号、所述第二参考信号、所述输出信号及所述指示信号中的至少一者来确定所述第二电路是否正确地运行。

公开(公告)号：CN103811050B

公开(公告)日：2018-01-05

申请号：CN201310042106.3

申请日：2013-02-01

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李宪信 ,  沈武 ,  李云汉

IPC: G11C11/413 ,  G11C11/4063

CPC classification number: G06F12/0804 ,  G06F12/0891 ,  G06F2212/1008 ,  G06F2212/1032 ,  G06F2212/45 ,  G06F2212/608 ,  G11C5/025 ,  G11C5/04 ,  G11C7/22

Abstract: 本发明公开了一种缓存存储管芯，包括：衬底，位于衬底上的预确定组数的存储单元，位于缓存存储管芯的第一表面上的第一组输入/输出端，以及位于缓存存储管芯的第二表面上的第二组输入/输出端。第一组输入/输出端与缓存存储管芯外部的主存储电路连接。第二组输入/输出端的一部分与第一组输入/输出端兼容。本发明还公开了存储电路以及操作存储电路的方法。

公开(公告)号：CN107451318A

公开(公告)日：2017-12-08

申请号：CN201710308966.5

申请日：2017-05-04

Applicant: 台湾积体电路制造股份有限公司

Inventor： 丁凯原 ,  施哈塔·谢里夫 ,  黄智强 ,  桑迪·库马·戈埃尔 ,  徐玫 ,  李云汉

IPC: G06F17/50 ,  G06F9/46

Abstract: 本发明的实施例公开了一种功率状态转换器、系统及其方法。功率状态转换器与处理单元模型连接。功率状态转换器被构造成为在处理单元模型内执行的性能活动计数，并进一步用于根据性能活动的计数值确定处理单元模型的功率状态。

公开(公告)号：CN107068575A

公开(公告)日：2017-08-18

申请号：CN201611046816.3

申请日：2016-11-23

Applicant: 台湾积体电路制造股份有限公司

Inventor： 侯永清 ,  桑迪·库马·戈埃尔 ,  李云汉

IPC: H01L21/50 ,  H01L25/065 ,  H01L23/48

CPC classification number: G06F17/5072 ,  G06F17/5077 ,  H01L21/486 ,  H01L21/76883 ,  H01L21/76898 ,  H01L23/147 ,  H01L23/49827 ,  H01L23/49838 ,  H01L23/522 ,  H01L23/5226 ,  H01L23/528 ,  H01L25/0657 ,  H01L25/50 ,  H01L2225/06541 ,  H01L2225/06548 ,  H01L21/50 ,  H01L23/481 ,  H01L25/065

Abstract: 本发明的实施例提供了一种划分方法，包括根据一组划分标准将多个组件分类至多个分区内，并且根据一组堆叠标准将每个分区中的多个组件分类为第一堆叠件和第二堆叠件，并且第一堆叠件包括多个更高间距的金属层，第二堆叠件包括多个更低间距的金属层。划分标准包括组件的尺寸、功率和速度，并且堆叠标准包括金属层的间距。本发明的实施例还提供了一种具有多个组件的芯片上系统。

公开(公告)号：CN102215033A

公开(公告)日：2011-10-12

申请号：CN201010528756.5

申请日：2010-11-01

Applicant: 台湾积体电路制造股份有限公司

Inventor： 汲世安 ,  沈学聪 ,  李芷岩 ,  李云汉

IPC: H03K3/012 ,  H03K19/094

CPC classification number: H03K3/356156 ,  H03K3/356008 ,  H03K3/35625

Abstract: 主从保持触发器包括：主锁存器，用于锁存输入数据信号并基于输入时钟信号输出锁存的主锁存器数据信号；从锁存器，与主锁存器的输出端相连，并用于基于输入时钟信号输出锁存的从锁存器数据信号；以及保持锁存器，嵌入主锁存器和从锁存器之一中，用于基于断电控制信号在断电模式下保存数据。

公开(公告)号：CN117116873A

公开(公告)日：2023-11-24

申请号：CN202310966670.8

申请日：2023-08-02

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈明发 ,  李云汉 ,  鲁立忠

IPC: H01L23/367 ,  H01L23/528 ,  H01L23/538 ,  H01L25/065 ,  H01L21/50 ,  H01L21/768

Abstract: 在实施例中，集成电路封装件包括：第一集成电路管芯，包括第一器件层和第一前侧互连结构，第一前侧互连结构包括互连第一器件层的第一器件的第一互连件；第二集成电路管芯，包括第二器件层和第二前侧互连结构，第二前侧互连结构包括互连第二器件层的第二器件的第二互连件；以及中介层，接合到第一集成电路管芯的背侧并且接合到第二集成电路管芯的背侧，中介层包括管芯对管芯互连结构，管芯对管芯互连结构包括柱体，第一集成电路管芯与柱体重叠。本发明的实施例还提供了形成集成电路封装件的方法。

公开(公告)号：CN114169279A

公开(公告)日：2022-03-11

申请号：CN202011207868.0

申请日：2020-11-03

Applicant: 台湾积体电路制造股份有限公司 ,  台积电(南京)有限公司

Inventor： 桑迪·库马·戈埃尔 ,  安基达·帕帝达 ,  李云汉

IPC: G06F30/392 ,  G06F30/398 ,  G06F115/06

Abstract: 本公开涉及集成电路设计方法、系统和计算机程序产品。一种方法至少部分地由处理器执行，所述方法包括从集成电路(IC)布局图中的多个路径创建路径的多个组。所述多个组中的每个组在所述多个路径的多个特征当中具有主要特征。所述多个组的所述主要特征彼此不同。所述方法还包括测试所述多个组当中的一个组中的至少一个路径。所述方法还包括响应于所述测试指示所述至少一个路径未通过，修改以下各项中的至少一项：所述IC布局图，具有包括在所述IC布局图中的单元的至少一个库的至少一部分，或用于制造与所述IC布局图相对应的IC的制造工艺。