-
公开(公告)号：CN117012827A
公开(公告)日：2023-11-07
申请号：CN202310823555.5
申请日：2023-07-05
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L23/48 , H01L21/768 , H01L21/336 , H01L23/532
Abstract: 本申请的实施例公开了一种半导体器件及其制造方法。源极/漏极组件设置在有源区上方，并由介电材料围绕。源极/漏极接触件被设置在源极/漏极组件上方。源极/漏极接触件包括导电盖层和具有与导电盖层不同的材料组成的导电材料。导电材料具有与导电盖层直接接触的凹陷底表面。源极/漏极通孔设置在源极/漏极接触件上方。源极/漏极通孔和导电材料具有不同的材料组成。导电盖层包含钨，导电材料包含钼，并且源极/漏极通孔包含钨。
-
公开(公告)号：CN115566069A
公开(公告)日：2023-01-03
申请号：CN202210945046.5
申请日：2022-08-08
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本公开说明了一种半导体结构。半导体结构可包括一基底，位于基底上的一栅极结构，位于栅极结构上的一介电材料层，穿过栅极结构形成并与之相邻的一源极/漏极(S/D)接触层，以及位于源极/漏极(S/D)接触层上并与之接触的一沟槽导电层。源极/漏极(S/D)接触层可包括铂族金属材料层及形成于基底与铂族金属材料层之间的一硅化层。铂族金属材料层顶部的一顶部宽度可大于或实质上等于铂族金属材料层底部的底部宽度。
-
公开(公告)号：CN118645492A
公开(公告)日：2024-09-13
申请号：CN202410640616.9
申请日：2024-05-22
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/528 , H01L23/522 , H01L23/532 , H01L21/768
Abstract: 本文公开了中段制程(MOL)互连件和用于形成MOL互连件的对应技术。示例性MOL互连结构包括设置在绝缘层中的无阻挡源极/漏极接触件、无阻挡源极/漏极通孔和无阻挡栅极通孔。无阻挡源极/漏极设置在外延源极/漏极上，并且无阻挡源极/漏极接触件包括钨、钼或它们的组合。无阻挡源极/漏极通孔设置在无阻挡源极/漏极接触件上，并且无阻挡源极/漏极通孔包括钼。无阻挡栅极通孔设置在与外延源极/漏极相邻设置的栅极堆叠件上，并且无阻挡栅极通孔包括钨、钼或它们的组合。无阻挡源极/漏极通孔和/或无阻挡栅极通孔的宽度可以小于约16nm。无阻挡源极/漏极通孔和/或无阻挡栅极通孔可以同时形成(例如，通过相同的自底向上沉积)。本申请的实施例还涉及互连结构及其制造方法。
-
公开(公告)号：CN115458476A
公开(公告)日：2022-12-09
申请号：CN202210382575.9
申请日：2022-04-13
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768 , H01L21/8234 , H01L27/088
Abstract: 本公开总体涉及半导体器件及制造方法。提供了半导体器件及制造方法。在一些实施例中，方法包括：在第一硬掩模材料之上沉积蚀刻停止层，该第一硬掩模材料在栅极堆叠之上；在蚀刻停止层之上沉积层间电介质；穿过层间电介质、蚀刻停止层和第一硬掩模材料形成第一开口，第一开口暴露栅极堆叠的导电部分；以及用第一掺杂剂来处理第一开口的侧壁，以在层间电介质内形成第一处理区域、在蚀刻停止层内形成第二处理区域、在第一硬掩模材料内形成第三处理区域、以及在导电部分内形成第四处理区域，其中在处理之后，第四处理区域具有比第一处理区域更高的第一掺杂剂的浓度。
-
公开(公告)号：CN115332159A
公开(公告)日：2022-11-11
申请号：CN202210687975.0
申请日：2022-06-16
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768 , H01L23/532
Abstract: 本发明提出一种集成电路装置的形成方法及半导体装置。在凹陷中形成内连线结构之前，在凹陷中的侧壁厚度的一部分中形成阻挡层。通过基于等离子体的沉积操作在侧壁的部分厚度中形成阻挡层，其中前驱物与富硅表面反应以形成阻挡层。阻挡层形成在侧壁的部分厚度中，因为前驱物由于等离子体处理而消耗侧壁的富硅表面的一部分。这使得阻挡层能够以这样的方式形成，使阻挡层造成在凹陷中的剖面宽度减小最小化，同时使阻挡层能够用于促进凹陷中的粘着性。
-
Patent Agency Ranking
公开(公告)号：CN115132659A
公开(公告)日：2022-09-30
申请号：CN202210337002.4
申请日：2022-04-01
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L27/088
Abstract: 本公开涉及半导体结构及其形成方法。一种半导体器件包括：在半导体鳍上的栅极结构、在栅极结构上的电介质层、以及延伸穿过电介质层到栅极结构的栅极接触件。栅极接触件包括：在栅极结构上的第一导电材料，第一导电材料的顶表面在电介质层的侧壁之间延伸；以及在第一导电材料的顶表面上的第二导电材料。
-
公开(公告)号：CN220510044U
公开(公告)日：2024-02-20
申请号：CN202321545119.8
申请日：2023-06-16
Applicant: 台湾积体电路制造股份有限公司
Abstract: 一种半导体结构，本公开描述了一种设置于半导体基板中的内埋导电结构及其形成方法。结构包含外延区，设置于基板上且相邻于纳米结构栅极层及纳米结构通道层；第一硅化物层，设置于外延区的顶部之内；以及第一导电结构，设置于第一硅化物层的顶表面上。结构还包含第二硅化物层，设置于外延区的底部之内；以及第二导电结构，设置于第二硅化物层的底表面上且贯穿基板，其中第二导电结构包含第一金属层，与第二硅化物层接触；以及第二金属层，与第一金属层接触。
-
公开(公告)号：CN220172137U
公开(公告)日：2023-12-12
申请号：CN202321263658.2
申请日：2023-05-23
Applicant: 台湾积体电路制造股份有限公司
Abstract: 一种半导体装置结构，包含基底；外延源极/漏极区，设置于基底上方；介电层位于外延源极/漏极区上方；导电部件延伸通过介电层。导电部件电性耦接至外延源极/漏极区。介电层形成围绕导电部件的侧壁；保护衬垫沿侧壁及导电部件延伸并物理接触侧壁及导电部件。保护衬垫被凹陷，以暴露侧壁的一部分，侧壁的此部分具有从介电层的顶表面延伸到保护衬垫的长度，且导电部件接触侧壁的此部分；金属盖层，设置于外延源极/漏极区与导电部件的底表面之间。半导体装置结构还包含硅化物层，设置于外延源极/漏极区与金属盖层之间。金属盖层包含钨、钼或前述的组合。
-
公开(公告)号：CN220510042U
公开(公告)日：2024-02-20
申请号：CN202321424060.7
申请日：2023-06-06
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L29/423 , H01L23/48
Abstract: 一种半导体结构，包括一个或多个栅极结构位于介电层中以及于源极/漏极结构附近；间隙物包围栅极结构，由一层或多层材料组成；蚀刻停止层以及介电层于栅极结构上方，其位于栅极结构正上方的部分被去除以形成籽晶层以及栅极导孔；籽晶层位于栅极结构上方且毗邻于蚀刻停止层；栅极导孔于籽晶层上方且通过籽晶层与栅极结构电性连接。
-
公开(公告)号：CN222051761U
公开(公告)日：2024-11-22
申请号：CN202420365346.0
申请日：2024-02-27
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/528 , H01L29/417
Abstract: 本公开提供一种半导体装置。半导体装置包括位于基板上的通道区和与通道区相邻的源/漏极部件；位于源/漏极部件上方的硅化物部件、在硅化物部件上方的第一金属材料的第一金属层；位于第一金属层上方的第二金属材料的第二金属层，第一和第二金属层包括水平部分和垂直部分；位于第二金属层上方的金属填充层，使得金属填充层被包围在第二金属层的水平部分和垂直部分内；从金属填充层延伸的通孔以及位于通孔上方的第一金属线，第二金属层的水平部分和垂直部分之间的厚度差小于第一金属层的水平部分和垂直部分之间的厚度差。
-
-
-
-
-
-
-
-
-
Search Results
10
records
(took 0.028 seconds)
