-
公开(公告)号：CN117174744A
公开(公告)日：2023-12-05
申请号：CN202310806259.4
申请日：2023-07-03
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/43 , H01L29/423 , H01L29/78 , H01L21/336
Abstract: 提供半导体装置结构及其形成方法。半导体装置结构包括第一组半导体层与第一栅极电极层。第一组半导体层设置在基板之上，包括多个垂直排列的第一半导体层。第一栅极电极层围绕第一组半导体层中的每个第一半导体层。第一栅极电极层包括设置在相邻第一半导体层之间的一或多个第一功函数金属层、以及设置于第一功函数金属层的两侧上的二个第一导电层。第一导电层包括不同于第一功函数金属层的材料。第一栅极电极层更包括设置于第一导电层上的第二导电层，且第二导电层与第一导电层包括相同的材料。
-
公开(公告)号：CN117174589A
公开(公告)日：2023-12-05
申请号：CN202310888054.5
申请日：2023-07-19
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L29/06 , H01L29/10 , H01L29/78
Abstract: 本申请的实施例提供了一种半导体器件及其制造方法。制造半导体器件的方法包括：提供伪结构，伪结构包括设置在衬底上方的多个沟道层、设置在多个沟道层中的相邻沟道层之间的内部间隔件、以及插入多个沟道层并沿第一方向纵向延伸的栅极结构。形成第一沟槽，第一沟槽将栅极结构划分成区段，其中，第一沟槽在垂直于第一方向的第二方向上纵向延伸。在第一沟槽中沉积第一隔离部件。该方法还包括蚀刻栅极结构和多个沟道层以形成第二沟槽。第二沟槽在第一方向上纵向延伸并暴露内部间隔件。在第二沟槽中沉积第二隔离部件。在半导体器件的俯视图中，第二隔离部件与第一隔离部件相交。
-
公开(公告)号：CN114464617A
公开(公告)日：2022-05-10
申请号：CN202110885904.7
申请日：2021-08-03
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/092 , H01L21/8238
Abstract: 本申请的实施例提供了一种半导体结构，包括：n型外延源极/漏极部件(NEPI)和p型外延源极/漏极部件(PEPI)，位于衬底上方，其中，NEPI的顶面低于PEPI的顶面。该半导体结构还包括：金属化合物部件，设置在NEPI的顶面和PEPI的顶面上；接触部件，设置在金属化合物部件上并且在NEPI和PEPI两者上方；以及通孔结构，设置在接触部件上方和NEPI上方，其中，通孔结构部分地位于接触部件中。根据本申请的其他实施例，还提供了形成半导体器件的方法。
-
公开(公告)号：CN113745153A
公开(公告)日：2021-12-03
申请号：CN202110280424.8
申请日：2021-03-16
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768 , H01L21/8234 , H01L23/538 , H01L27/088
Abstract: 根据本公开的方法包括：接收工件，该工件包括栅极结构、第一源极/漏极(S/D)部件、第二S/D部件、位于栅极结构、第一S/D部件和第二S/D部件上方的第一介电层、位于第一S/D部件上方的第一S/D接触件、位于第二S/D部件上方的第二S/D接触件、位于第一介电层上方的第一蚀刻停止层(ESL)和位于第一ESL上方的第二介电层；形成穿过第二介电层和第一ESL的S/D接触通孔以耦合至第一S/D接触件；形成穿过第二介电层、第一ESL和第一介电层的栅极接触开口以暴露栅极结构；以及形成与栅极接触开口相邻的公共轨开口以暴露第二S/D接触件；以及在公共轨开口中形成公共轨接触件。本申请的实施例提供了半导体结构及其形成方法。
-
公开(公告)号：CN113764414B
公开(公告)日：2024-01-12
申请号：CN202110755558.0
申请日：2021-07-05
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/092 , H01L21/8238
Abstract: 公开了具有双侧源极/漏极(S/D)接触结构的半导体器件及其制造方法。半导体器件包括：第一S/D区域和第二S/D区域；纳米结构沟道区域，设置在第一S/D区域和第二S/D区域之间；栅极结构，围绕纳米结构沟道区域；第一接触结构和第二接触结构，设置在第一S/D区域和第二S/D区域的第一表面上；第三接触结构，设置在第一S/D区域的第二表面上；以及蚀刻停止层，设置在第二S/D区域的第二表面上。第三接触结构包括：金属硅化物层；氮化硅化物层，设置在金属硅化物层上；以及导电层，设置在氮化硅化物层上。
-
Patent Agency Ranking
公开(公告)号：CN113517258B
公开(公告)日：2024-01-05
申请号：CN202110206998.0
申请日：2021-02-24
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/538 , H01L21/768
Abstract: 本发明描述了一种用于在钴导电结构上方制造钌导电结构的方法。在一些实施例中，该方法包括形成位于介电层中的第一开口，以暴露第一钴接触件；用钌金属填充第一开口，以形成位于第一钴接触件上的钌接触件。该方法还包括：形成位于介电层中的第二开口，以暴露第二钴接触件和栅极结构；用钨填充第二开口，以形成位于第二钴接触件和栅极结构上的钨接触件。另外，该方法包括：形成位于钌接触件和钨接触件上的铜导电结构，其中，来自铜导电结构的铜与来自钌接触件的钌金属接触。本申请的实施例提供了混合导电结构及其形成方法。
-
公开(公告)号：CN116632005A
公开(公告)日：2023-08-22
申请号：CN202310306045.0
申请日：2023-03-27
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/092 , H01L21/8238
Abstract: 提供了半导体器件结构。半导体器件结构包括一个或多个半导体层、围绕一个或多个半导体层中的至少一个半导体层的界面层、设置在界面层上方的功函金属以及设置在界面层和功函金属之间的高K(HK)介电层。HK介电层包括与HK介电层和界面层的第一界面相邻的第一掺杂剂区域，其中，第一掺杂剂区域包括具有第一极性的第一掺杂剂。HK介电层也包括与HK介电层和功函金属的第二界面相邻的第二掺杂剂区域，其中，第二掺杂剂区域包括具有与第一极性相反的第二极性的第二掺杂剂。本申请的实施例还涉及用于形成半导体器件结构的方法。
-
公开(公告)号：CN115842038A
公开(公告)日：2023-03-24
申请号：CN202210798142.1
申请日：2022-07-06
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/06 , H01L29/10 , H01L21/336 , H01L29/78
Abstract: 制造半导体器件的方法包括在衬底上方交替堆叠第一半导体层和第二半导体层，将第一半导体层和第二半导体层图案化为鳍结构，横跨鳍结构形成介电层，以及去除鳍结构的第一半导体层，从而在鳍结构的第二半导体层之间形成间隙。该方法还包括沉积第一金属层以包裹第二半导体层，从而在介电层的相对侧壁之间形成空隙，使第一金属层凹进，在凹进的第一金属层上方形成阻挡层，从而覆盖空隙，以及在阻挡层上方沉积第二金属层。本发明的实施例还涉及半导体器件。
-
公开(公告)号：CN115732416A
公开(公告)日：2023-03-03
申请号：CN202210525884.7
申请日：2022-05-16
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8238 , H01L27/092
Abstract: 在制造半导体器件的方法中，形成源极/漏极外延层，在源极/漏极外延层上方形成一个或多个介电层，在一个或多个介电层中形成开口以暴露源极/漏极外延层，在暴露的源极/漏极外延层上形成第一硅化物层，在第一硅化物层上形成与第一硅化物层不同的第二硅化物层，以及在第二硅化物层上方形成源极/漏极接触件。本发明的实施例还提供了半导体器件。
-
公开(公告)号：CN113517258A
公开(公告)日：2021-10-19
申请号：CN202110206998.0
申请日：2021-02-24
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/538 , H01L21/768
Abstract: 本发明描述了一种用于在钴导电结构上方制造钌导电结构的方法。在一些实施例中，该方法包括形成位于介电层中的第一开口，以暴露第一钴接触件；用钌金属填充第一开口，以形成位于第一钴接触件上的钌接触件。该方法还包括：形成位于介电层中的第二开口，以暴露第二钴接触件和栅极结构；用钨填充第二开口，以形成位于第二钴接触件和栅极结构上的钨接触件。另外，该方法包括：形成位于钌接触件和钨接触件上的铜导电结构，其中，来自铜导电结构的铜与来自钌接触件的钌金属接触。本申请的实施例提供了混合导电结构及其形成方法。
-
-
-
-
-
-
-
-
-
Search Results
40
records
(took 0.04 seconds)
