公开(公告)号：CN107093630A

公开(公告)日：2017-08-25

申请号：CN201610677738.0

申请日：2016-08-17

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李春霆 ,  沈俊仰 ,  卢仁祥 ,  张圣育 ,  张志豪

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/417

Abstract: 本公开提供一种半导体装置及其制造方法，半导体装置的制造方法中，形成用于N型通道鳍式场效晶体管(FinFET)的一第一鳍结构于一基底上方。形成一隔离绝缘层于基底上方，使第一鳍结构的上部突出于隔离绝缘层。形成一栅极结构于一部分的第一鳍结构的上部上方。形成一第一外延源极/漏极(S/D)结构于未覆盖栅极结构的第一鳍结构上方。形成一外延盖层于第一外延源极/漏极结构上方。第一外延源极/漏极结构包括SiP，而外延盖层包括SiC，且其碳浓度在0.5至5原子百分比的范围。

公开(公告)号：CN116978952A

公开(公告)日：2023-10-31

申请号：CN202310830256.4

申请日：2023-07-07

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林大钧 ,  陈仪宪 ,  罗文呈 ,  李春霆 ,  莫亦先 ,  张志豪

IPC: H01L29/78 ,  H01L21/336 ,  B82Y10/00 ,  B82Y40/00

Abstract: 本公开提供了半导体结构及其形成方法。根据本公开的半导体结构包括具有沟道区和源极/漏极区的有源区、沟道区上方的栅极结构、设置在沟道区上并沿着栅极结构的侧壁延伸的栅极间隔件层、位于源极/漏极区上方的外延源极/漏极部件、其设置在外延源极/漏极部件上并沿着栅极间隔件层的侧壁延伸的接触蚀刻停止层(CESL)、设置在外延漏极/源极部件上的源极/漏极接触件、以及设置在栅极结构、栅极间隔件层和CESL的至少部分上的介电帽层。源极/漏极接触件的侧壁与CESL的侧壁直接接触。

公开(公告)号：CN108807270A

公开(公告)日：2018-11-13

申请号：CN201711339166.6

申请日：2017-12-14

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李春霆 ,  吴璧雰 ,  卢仁祥 ,  张志豪

IPC: H01L21/8234 ,  H01L21/336 ,  H01L27/088

CPC classification number: H01L29/66545 ,  H01L21/2815 ,  H01L21/823431 ,  H01L21/823437 ,  H01L21/823481 ,  H01L27/0886 ,  H01L29/0649 ,  H01L29/41791 ,  H01L29/6653 ,  H01L29/6656 ,  H01L29/66795 ,  H01L29/6681 ,  H01L29/785

Abstract: 方法包括形成在隔离区域之上延伸的鳍。在鳍上方形成具有第一侧壁和与第一侧壁相对的第二侧壁的牺牲栅极堆叠件。在牺牲栅极堆叠件的第一侧壁上形成第一间隔件。在牺牲栅极堆叠件的第二侧壁上形成第二间隔件。在牺牲栅极堆叠件、第一间隔件和第二间隔件上方形成其中具有开口的图案化掩模层。图案化掩模层沿着第一间隔件的顶面和侧壁延伸。第二间隔件通过图案化掩模层中的开口暴露。使用图案化掩模层、牺牲栅极堆叠件、第一间隔件和第二间隔件作为组合掩模来图案化鳍以在鳍中形成凹槽。在凹槽中外延生长源极/漏极区域。本发明的实施例还涉及FinFET器件及其形成方法。

公开(公告)号：CN118645492A

公开(公告)日：2024-09-13

申请号：CN202410640616.9

申请日：2024-05-22

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈筱筑 ,  李春霆 ,  陈伟轩 ,  张哲嘉 ,  林侃儒 ,  陈仪宪

IPC: H01L23/528 ,  H01L23/522 ,  H01L23/532 ,  H01L21/768

Abstract: 本文公开了中段制程(MOL)互连件和用于形成MOL互连件的对应技术。示例性MOL互连结构包括设置在绝缘层中的无阻挡源极/漏极接触件、无阻挡源极/漏极通孔和无阻挡栅极通孔。无阻挡源极/漏极设置在外延源极/漏极上，并且无阻挡源极/漏极接触件包括钨、钼或它们的组合。无阻挡源极/漏极通孔设置在无阻挡源极/漏极接触件上，并且无阻挡源极/漏极通孔包括钼。无阻挡栅极通孔设置在与外延源极/漏极相邻设置的栅极堆叠件上，并且无阻挡栅极通孔包括钨、钼或它们的组合。无阻挡源极/漏极通孔和/或无阻挡栅极通孔的宽度可以小于约16nm。无阻挡源极/漏极通孔和/或无阻挡栅极通孔可以同时形成(例如，通过相同的自底向上沉积)。本申请的实施例还涉及互连结构及其制造方法。

公开(公告)号：CN108807270B

公开(公告)日：2021-03-30

申请号：CN201711339166.6

申请日：2017-12-14

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李春霆 ,  吴璧雰 ,  卢仁祥 ,  张志豪

IPC: H01L21/8234 ,  H01L21/336 ,  H01L27/088

Abstract: 方法包括形成在隔离区域之上延伸的鳍。在鳍上方形成具有第一侧壁和与第一侧壁相对的第二侧壁的牺牲栅极堆叠件。在牺牲栅极堆叠件的第一侧壁上形成第一间隔件。在牺牲栅极堆叠件的第二侧壁上形成第二间隔件。在牺牲栅极堆叠件、第一间隔件和第二间隔件上方形成其中具有开口的图案化掩模层。图案化掩模层沿着第一间隔件的顶面和侧壁延伸。第二间隔件通过图案化掩模层中的开口暴露。使用图案化掩模层、牺牲栅极堆叠件、第一间隔件和第二间隔件作为组合掩模来图案化鳍以在鳍中形成凹槽。在凹槽中外延生长源极/漏极区域。本发明的实施例还涉及FinFET器件及其形成方法。

公开(公告)号：CN107093630B

公开(公告)日：2020-02-07

申请号：CN201610677738.0

申请日：2016-08-17

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李春霆 ,  沈俊仰 ,  卢仁祥 ,  张圣育 ,  张志豪

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/417

Abstract: 本公开提供一种半导体装置及其制造方法，半导体装置的制造方法中，形成用于N型通道鳍式场效晶体管(FinFET)的一第一鳍结构于一基底上方。形成一隔离绝缘层于基底上方，使第一鳍结构的上部突出于隔离绝缘层。形成一栅极结构于一部分的第一鳍结构的上部上方。形成一第一外延源极/漏极(S/D)结构于未覆盖栅极结构的第一鳍结构上方。形成一外延盖层于第一外延源极/漏极结构上方。第一外延源极/漏极结构包括SiP，而外延盖层包括SiC，且其碳浓度在0.5至5原子百分比的范围。

公开(公告)号：CN221427741U

公开(公告)日：2024-07-26

申请号：CN202322875600.X

申请日：2023-10-25

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈羿如 ,  李春霆

IPC: H01L29/06 ,  H01L29/78 ,  H01L29/423

Abstract: 本公开提供一种半导体装置，包括位于基板上方并且沿着第一方向纵向延伸的叉片结构。叉片结构具有介电墙，介电墙将n型纳米结构堆叠与p型纳米结构堆叠分隔。栅极结构位于叉片结构上方，并且栅极结构沿着垂直于第一方向的第二方向纵向延伸。栅极结构与n型纳米结构堆叠及p型纳米结构堆叠直接接触，并且与介电墙直接接触。第一栅极互连位于栅极结构上方，并且与栅极结构直接接触。第一栅极通孔位于第一栅极互连上方，并且与第一栅极互连直接接触。