-
公开(公告)号：CN111081755B
公开(公告)日：2023-04-28
申请号：CN201910950871.2
申请日：2019-10-08
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/06 , H01L29/423 , H01L21/336 , H01L29/78
Abstract: 本公开涉及半导体器件和方法。在实施例中，一种器件包括：从衬底延伸的第一鳍；设置在第一鳍上的栅极堆叠；设置在第一鳍中的源极/漏极区域；设置在源极/漏极区域上方的接触蚀刻停止层(CESL)；沿栅极堆叠的一侧延伸的栅极间隔体；以及设置在CESL和栅极间隔体之间的电介质插塞，其中，电介质插塞、CESL、栅极间隔体、和源极/漏极区域共同限定了空隙，该空隙将栅极堆叠与源极/漏极区域物理地分开。
-
公开(公告)号：CN114859653A
公开(公告)日：2022-08-05
申请号：CN202210488674.5
申请日：2015-04-20
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明提供了一种护膜结构、护膜掩模结构和护膜结构的形成方法。护膜结构包括由碳基材料制成的护膜薄膜。此外，护膜薄膜被配置为在光刻工艺中保护掩模结构。护膜掩模结构包括在掩模衬底上方形成有掩模图案的掩模衬底和设置在掩模衬底上的护膜框架。护膜掩模结构还包括设置在护膜框架上的护膜薄膜。
-
公开(公告)号：CN114783856A
公开(公告)日：2022-07-22
申请号：CN202210014908.2
申请日：2022-01-07
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/02 , H01L21/027 , H01L21/67 , G03F7/20
Abstract: 一种半导体电路的制造方法及半导体制造系统，在一种半导体元件的制造方法中，从装载端口取回半导体晶圆。将半导体晶圆传送至处理装置。在处理装置中，将半导体晶圆的表面暴露于电浆风的定向流，以从半导体晶圆的表面清除粒子。电浆风流是由环境电浆产生器产生，并将其以相对于半导体晶圆的表面的垂直平面的倾斜角导入持续预设的电浆暴露时间。在清除之后，将光阻层设置于半导体晶圆上。
-
公开(公告)号：CN110875250B
公开(公告)日：2022-07-01
申请号：CN201910599513.1
申请日：2019-07-04
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234
Abstract: 本公开涉及半导体工艺的方法及半导体结构。一般地，本公开提供了与调整电介质材料的刻蚀速率有关的示例。在实施例中，在衬底中的第一和第二沟槽中共形地沉积第一电介质材料。第一沟槽中的第一电介质材料的合并横向生长前沿在第一沟槽中形成接缝。处理电介质材料。处理使得物质分别在第一和第二沟槽中的电介质材料的第一和第二上表面上、在接缝中，并扩散到第一和第二沟槽中的相应电介质材料中。在处理之后，刻蚀相应的电介质材料。在刻蚀期间，第二沟槽中的电介质材料的刻蚀速率与第一沟槽中的电介质材料的刻蚀速率的比率通过电介质材料中的物质的存在而被改变。
-
公开(公告)号：CN113130399A
公开(公告)日：2021-07-16
申请号：CN202011471524.0
申请日：2020-12-14
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8238 , H01L27/092
Abstract: 本公开实施例提供一种半导体装置的形成方法。半导体装置的形成方法包括：形成突出于基板之上的鳍片，其中鳍片的顶部部分包括膜层堆叠，膜层堆叠包括第一半导体材料与第二半导体材料的交替膜层；于鳍片之上形成虚置栅极结构；于虚置栅极结构两侧的鳍片中形成开口；于开口中形成源极/漏极区；移除虚置栅极结构以露出虚置栅极结构之下的第一半导体材料与第二半导体材料；进行第一蚀刻工艺，以选择性地移除露出的第一半导体材料，其中在第一蚀刻工艺之后，露出的第二半导体材料形成了纳米结构，其中纳米结构各具有第一形状；以及在第一蚀刻工艺之后，进行第二蚀刻工艺，以将各个纳米结构再塑形成与第一形状不同的第二形状。
-
Patent Agency Ranking
公开(公告)号：CN111948897A
公开(公告)日：2020-11-17
申请号：CN202010806388.X
申请日：2015-03-25
Applicant: 台湾积体电路制造股份有限公司
IPC: G03F1/24
Abstract: 本发明公开了一种具有部分厚度辅助部件的光掩模以及用于制造该光掩模的技术。在示例性实施例中，光掩模包括掩模衬底、设置在掩模衬底上的反射结构以及设置在反射结构上的吸收层。在掩模上限定印刷部件区域和辅助部件区域。吸收层在印刷部件区域中具有第一厚度以及在辅助部件区域中具有不同于第一厚度的第二厚度。在一些这样的实施例中，配置第二厚度使得被辅助部件区域反射的辐射不超过目标的光刻胶的曝光阈值。本发明还涉及用于光刻工艺的辅助部件。
-
公开(公告)号：CN105319832B
公开(公告)日：2020-08-11
申请号：CN201510133081.7
申请日：2015-03-25
Applicant: 台湾积体电路制造股份有限公司
IPC: G03F1/24
Abstract: 本发明公开了一种具有部分厚度辅助部件的光掩模以及用于制造该光掩模的技术。在示例性实施例中，光掩模包括掩模衬底、设置在掩模衬底上的反射结构以及设置在反射结构上的吸收层。在掩模上限定印刷部件区域和辅助部件区域。吸收层在印刷部件区域中具有第一厚度以及在辅助部件区域中具有不同于第一厚度的第二厚度。在一些这样的实施例中，配置第二厚度使得被辅助部件区域反射的辐射不超过目标的光刻胶的曝光阈值。本发明还涉及用于光刻工艺的辅助部件。
-
公开(公告)号：CN109817581A
公开(公告)日：2019-05-28
申请号：CN201811251062.4
申请日：2018-10-25
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L21/762
Abstract: 一种形成半导体结构的方法包括：在半导体基板中的浅沟槽隔离(STI)材料上方形成金属栅极堆叠；在浅沟槽隔离材料上方形成层间介电层；凹陷层间介电层至低于金属栅极堆叠的顶表面的一高度处；在已凹陷的层间介电层上方形成护盔结构；以及在形成护盔结构之后，蚀刻金属栅极堆叠直到到达浅沟槽隔离材料。
-
公开(公告)号：CN109782531A
公开(公告)日：2019-05-21
申请号：CN201811313603.1
申请日：2018-11-06
Applicant: 台湾积体电路制造股份有限公司
Abstract: 提供光掩模及其制造方法。光掩模包含掩模基底、反射式多层膜、盖层以及吸收复合结构。掩模基底具有前侧表面和后侧表面。反射式多层膜设置于掩模基底的前侧表面之上。盖层设置于反射式多层膜之上。吸收复合结构设置于盖层之上。吸收复合结构包含第一吸收层、第二吸收层、第三吸收层及蚀刻停止层。第一吸收层设置于盖层之上。第二吸收层设置于第一吸收层之上。第三吸收层设置于第二吸收层之上。蚀刻停止层设置于第一吸收层和第二吸收层之间。第一吸收层和第二吸收层是由相同材料所形成。
-
公开(公告)号：CN109427777A
公开(公告)日：2019-03-05
申请号：CN201810513503.7
申请日：2018-05-25
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/088 , H01L21/8234
Abstract: 一种半导体器件包括衬底，从衬底向外突出的第一鳍和第二鳍以及分别设置在第一鳍和第二鳍上方的第一和第二高k金属栅极(HK MG)。从俯视图看，第一鳍和第二鳍沿第一方向纵向布置，第一和第二HK MG沿着垂直于第一方向的第二方向纵向布置，并且第一和第二HK MG沿着第二方向对准。在沿着第二方向切割的截面图中，第一HK MG具有从顶部至底部朝向第二HK MG倾斜的第一侧壁，并且第二HK MG具有从顶部至底部朝向第一HK MG倾斜的第二侧壁。也公开了用于生产这种半导体器件的方法。本发明实施例涉及具有倾斜侧壁的切割金属栅极。
-
-
-
-
-
-
-
-
-
Search Results
144
records
(took 0.065 seconds)
