-
公开(公告)号：CN113488539B
公开(公告)日：2025-01-14
申请号：CN202110619997.9
申请日：2021-06-03
Applicant: 台湾积体电路制造股份有限公司
Inventor： 乔治奥斯·韦理安尼堤斯 , 吕俊颉 , 杨世海 , 马礼修
Abstract: 提供了一种半导体器件及其制造方法。该半导体器件包括栅极层、低掺杂半导体层、晶体铁电层以及源极端子和漏极端子。晶体铁电层设置在栅极层和低掺杂半导体层之间。源极端子和漏极端子设置在低掺杂半导体层上。
-
公开(公告)号：CN115377209A
公开(公告)日：2022-11-22
申请号：CN202210131674.X
申请日：2022-02-14
Applicant: 台湾积体电路制造股份有限公司
Inventor： 马礼修 , 马可·范·达尔 , 乔治奥斯·韦理安尼堤斯 , 荷尔本·朵尔伯斯
IPC: H01L29/423 , H01L29/786 , H01L21/336 , H01L27/11509 , H01L27/11507
Abstract: 可以通过以正向顺序或以反向顺序在衬底上方形成栅电极、半导体金属氧化物衬垫、栅极电介质和有源层并且通过在有源层的端部上形成源电极和漏电极来提供晶体管。半导体金属氧化物衬垫包括用作氢阻挡材料的薄半导体金属氧化物材料。本申请的实施例还涉及晶体管及其形成方法。
-
公开(公告)号：CN113394216B
公开(公告)日：2024-12-24
申请号：CN202110602005.1
申请日：2021-05-31
Applicant: 台湾积体电路制造股份有限公司
Inventor： 乔治奥斯·韦理安尼堤斯 , 布兰丁·迪里耶
IPC: H01L27/088 , H01L27/092 , H01L21/8234 , H01L21/8238
Abstract: 本发明涉及多栅器件及其形成方法。一种示例性器件包括布置在衬底上方的沟道层、第一外延源极/漏极部件和第二外延源极/漏极部件。该沟道层布置在第一外延源极/漏极部件与第二外延源极/漏极部件之间。金属栅极布置在第一外延源极/漏极部件与第二外延源极/漏极部件之间。该金属栅极布置在沟道层的至少两个侧上方并与其物理接触。源极/漏极接触件布置在第一外延源极/漏极部件上方。掺杂晶体半导体层，例如镓掺杂晶体锗层，布置在第一外延源极/漏极部件与源极/漏极接触件之间。该掺杂晶体半导体层布置在第一外延源极/漏极部件的至少两个侧上方并与其物理接触。在一些实施例中，该掺杂晶体半导体层具有小于约1x10‑9Ω‑cm2的接触电阻率。
-
公开(公告)号：CN116419575A
公开(公告)日：2023-07-11
申请号：CN202310115882.5
申请日：2023-02-15
Applicant: 台湾积体电路制造股份有限公司
Inventor： 乔治奥斯·韦理安尼堤斯
Abstract: 描述了铁电器件及其形成方法。在一些实施例中，形成半导体器件结构的方法包括在层上沉积掺杂二氧化铪层，并且掺杂二氧化铪层具有第一氧空位浓度。该方法还包括对掺杂二氧化铪层执行超高真空退火工艺以将第一氧空位浓度增加到第二氧空位浓度以及对掺杂二氧化铪层执行氧退火工艺以降低第二氧空位浓度。本发明的实施例还提供了半导体器件结构。
-
公开(公告)号：CN114927563A
公开(公告)日：2022-08-19
申请号：CN202210019105.6
申请日：2022-01-10
Applicant: 台湾积体电路制造股份有限公司
Inventor： 马可·范·达尔 , 荷尔本·朵尔伯斯 , 乔治奥斯·韦理安尼堤斯 , 马礼修
IPC: H01L29/24 , H01L29/786 , H01L21/34
Abstract: 半导体器件包括沟道层、源极/漏极接触件和第一阻挡衬垫。沟道层包括氧化物半导体材料。源极/漏极接触件设置为与沟道层电接触。第一阻挡衬垫分别围绕源极/漏极接触件，并且包括氢阻挡材料以防止氢通过第一阻挡衬垫扩散至沟道层。本申请的实施例还涉及半导体结构和用于制造半导体器件的方法。
-
Patent Agency Ranking
公开(公告)号：CN113540344B
公开(公告)日：2024-12-24
申请号：CN202110727994.7
申请日：2021-06-29
Applicant: 台湾积体电路制造股份有限公司
Inventor： 马可·范·达尔 , 荷尔本·朵尔伯斯 , 乔治奥斯·韦理安尼堤斯 , 布兰丁·迪里耶 , 马礼修
Abstract: 提供了一种存储器器件，其可以包括第一电极、包括至少一个半导体金属氧化物层和至少一个含氢金属层的存储器层堆叠、以及第二电极。提供一种半导体器件，其可包括含有源极区、漏极区和沟道区的半导体金属氧化物层，位于沟道区表面的含氢金属层，以及位于沟道区上的栅电极。含氢金属层。每个含氢金属层可以包括至少90％的原子百分比的选自铂、铱、锇和钌的至少一种金属，并且可以包括0.001％至10％的原子百分比的氢原子％。氢原子可以可逆地浸入相应的半导体金属氧化物层中以改变电阻率并编码存储位。本发明的实施例还涉及半导体器件及其操作方法。
-
公开(公告)号：CN113380800B
公开(公告)日：2024-12-24
申请号：CN202110591884.2
申请日：2021-05-28
Applicant: 台湾积体电路制造股份有限公司
Inventor： 马可·范·达尔 , 荷尔本·朵尔伯斯 , 乔治奥斯·韦理安尼堤斯
IPC: H01L27/092 , H01L21/8238 , H10B61/00 , H10B63/00
Abstract: 提供了晶体管、集成半导体器件及制造方法。该晶体管包括：具有多个介电突起的介电层；共形地覆盖介电层的突起以在两个相邻的介电突起之间形成多个沟槽的沟道层；设置在沟道层上的栅极层。栅极层106具有配接到沟槽中的多个栅极突起。该晶体管还包含栅极层旁边的有源区。有源区电连接至沟道层。
-
公开(公告)号：CN113380891B
公开(公告)日：2024-05-07
申请号：CN202110466161.X
申请日：2021-04-28
Applicant: 台湾积体电路制造股份有限公司
Inventor： 乔治奥斯·韦理安尼堤斯 , 荷尔本·朵尔伯斯 , 马可·范·达尔
IPC: H01L29/78 , H01L29/06 , H01L21/336
Abstract: 提供了半导体器件及其制造方法。半导体器件具有半导体层和位于半导体层上的栅极结构。半导体器件具有设置在半导体层上的源极和漏极端，以及位于半导体层与源极和漏极端之间的二元氧化物层。
-
公开(公告)号：CN113380800A
公开(公告)日：2021-09-10
申请号：CN202110591884.2
申请日：2021-05-28
Applicant: 台湾积体电路制造股份有限公司
Inventor： 马可·范·达尔 , 荷尔本·朵尔伯斯 , 乔治奥斯·韦理安尼堤斯
IPC: H01L27/092 , H01L21/8238 , H01L27/22 , H01L27/24
Abstract: 提供了晶体管、集成半导体器件及制造方法。该晶体管包括：具有多个介电突起的介电层；共形地覆盖介电层的突起以在两个相邻的介电突起之间形成多个沟槽的沟道层；设置在沟道层上的栅极层。栅极层106具有配接到沟槽中的多个栅极突起。该晶体管还包含栅极层旁边的有源区。有源区电连接至沟道层。
-
公开(公告)号：CN113054023A
公开(公告)日：2021-06-29
申请号：CN202110035032.5
申请日：2021-01-12
Applicant: 台湾积体电路制造股份有限公司
Inventor： 乔治奥斯·韦理安尼堤斯 , 马可·范·达尔
IPC: H01L29/78 , H01L29/423 , H01L21/336
Abstract: 铁电场效应晶体管包括半导体衬底，该半导体衬底包含在源极区域和漏极区域之间延伸的半导体沟道。铁电栅极介电层设置在半导体沟道上方，并且包括具有电荷俘获带的铁电材料，该电荷俘获带包括由铁电材料的界面陷阱生成的电子态。栅电极位于铁电栅极介电层上，并且配置为通过从栅极偏置电路分别施加导通电压和截止电压来为铁电场效应晶体管提供导通状态和截止状态。导通状态期间的电荷俘获带的能级与半导体沟道的少数电荷载流子的能级偏移。在铁电场效应晶体管的操作期间避免铁电材料中的电荷俘获，从而增大铁电场效应晶体管的耐久性。本发明的实施例还涉及形成半导体结构的方法。
-
-
-
-
-
-
-
-
-
Search Results
24
records
(took 0.028 seconds)
