-
公开(公告)号：CN120035200A
公开(公告)日：2025-05-23
申请号：CN202510129195.8
申请日：2025-02-05
Applicant: 台湾积体电路制造股份有限公司
Abstract: 一种半导体装置的制造方法，形成包括下部鳍状结构以及配置在下部鳍状结构上的上部鳍状结构的鳍状结构，其中上部鳍状结构包括交替堆栈的介电层与多层膜，每一个多层膜包括沟道层、第一保护层和第二保护层，且沟道层位于第一保护层与第二保护层之间。在上部鳍状结构上形成牺牲栅极结构。在上部鳍状结构上形成牺牲栅极结构之后，在鳍状结构的源极/漏极区上形成源极/漏极外延层。在形成源极/漏极外延层之后，移除牺牲栅极结构。在移除牺牲栅极结构之后，移除介电层。在多层膜周围形成栅极结构。
-
公开(公告)号：CN110875374B
公开(公告)日：2023-04-25
申请号：CN201910329043.7
申请日：2019-04-23
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本揭露描述用于形成栅极全环绕FET元件中源极/漏极区域与纳米线通道区域之间的低电阻接合面的技术。一种半导体结构包括基板、垂直堆叠于基板之上的多个单独半导体纳米线条、邻接多个单独半导体纳米线条中的每一者且侧向接触多个单独半导体纳米线条中的每一者的半导体磊晶区域、至少部分地在多个单独半导体纳米线条之上的栅极结构以及侧向位于半导体磊晶区域与栅极结构之间的介电结构。
-
公开(公告)号：CN109427588B
公开(公告)日：2021-12-24
申请号：CN201810239025.5
申请日：2018-03-22
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L21/335 , H01L29/78 , H01L29/775 , H01L29/06
Abstract: 在制造半导体器件的方法中，形成鳍结构，其中第一半导体层和第二半导体层交替堆叠。在鳍结构上方形成牺牲栅极结构。蚀刻未由牺牲栅极结构覆盖的鳍结构的源极/漏极区域处的第一半导体层、第二半导体层和鳍结构的上部。在鳍结构的蚀刻的上部上方形成介电层。形成源极/漏极外延层。源极/漏极外延层连接至第二半导体层的端部，并且源极/漏极外延层的底部通过介电层与鳍结构分隔开。本发明的实施例还涉及半导体器件。
-
公开(公告)号：CN113314419A
公开(公告)日：2021-08-27
申请号：CN202110086735.0
申请日：2021-01-22
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L21/28 , H01L29/78 , H01L29/423
Abstract: 在实施例中，一种器件包括：介电鳍，位于衬底上；低维层，位于介电鳍上，该低维层包括源极/漏极区域和沟道区域；源极/漏极接触件，位于源极/漏极区域上；以及栅极结构，位于邻近源极/漏极接触件的沟道区域上，该栅极结构在栅极结构的顶部处具有第一宽度，在栅极结构的中间处具有第二宽度，并且在栅极结构的底部处具有第三宽度，第二宽度小于第一宽度和第三宽度中的每个。本发明的实施例还涉及半导体器件及其形成方法。
-
公开(公告)号：CN112992858A
公开(公告)日：2021-06-18
申请号：CN202010216628.0
申请日：2020-03-25
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/532 , H01L27/24 , H01L45/00
Abstract: 在衬底之上形成轨条结构的阵列。每一轨条结构包括至少一条位线。形成横跨轨条结构的阵列的介电隔离结构。在相邻的介电隔离结构对之间设置线沟槽。在线沟槽中的每一者内形成由电阻式存储材料层及选择器材料层形成的层堆叠。在线沟槽的未被填充的体积内在层堆叠中的每一者上形成字线。字线或者位线的至少一个子集包含碳系导电材料，所述碳系导电材料含有呈六方排列形式的杂化碳原子以提供低电阻率导电结构。在衬底之上形成电阻式存储元件阵列。可在衬底之上在不同层级处形成多个电阻式存储元件阵列。
-
Patent Agency Ranking
公开(公告)号：CN112687798A
公开(公告)日：2021-04-20
申请号：CN202010053429.2
申请日：2020-01-17
Applicant: 台湾积体电路制造股份有限公司
Abstract: 场效晶体管包括半导体衬底、第一焊盘层、多个碳纳米管及栅极结构。第一焊盘层设置在半导体衬底之上且包含二维材料。多个碳纳米管设置在第一绝缘焊盘层之上。栅极结构设置在半导体衬底之上且与多个碳纳米管垂直堆叠。碳纳米管从栅极结构的一侧延伸到相对的一侧。
-
公开(公告)号：CN109427672B
公开(公告)日：2021-02-26
申请号：CN201711339191.4
申请日：2017-12-14
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L27/088
Abstract: 在制造半导体器件的方法中，形成鳍结构，其中，所述鳍结构包括交替堆叠的第一半导体层和第二半导体层。在鳍结构上方形成牺牲栅极结构。蚀刻未被牺牲栅极结构覆盖的鳍结构的源极/漏极区，由此形成源极/漏极间隔。通过源极/漏极间隔横向地蚀刻第一半导体层。在源极/漏极间隔中，至少在蚀刻的第一半导体层上形成第一绝缘层。在源极/漏极间隔中形成源极/漏极外延层，从而在源极/漏极外延层与第一绝缘层之间形成气隙。本发明还提供了半导体器件。
-
公开(公告)号：CN108122967B
公开(公告)日：2020-07-17
申请号：CN201710945403.7
申请日：2017-10-12
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/10 , H01L29/78 , H01L21/336
Abstract: 一种包括鳍式场效应晶体管(FinFET)的半导体器件。FinFET包括设置在鳍上的沟道，设置在沟道上方的栅极以及源极和漏极。沟道包括至少两对第一半导体层和形成在第一半导体层上的第二半导体层。第一半导体层具有与第二半导体层不同的晶格常数。至少在一对中，第一半导体层的厚度是第二半导体层的厚度的三至十倍。本发明实施例涉及一种制造具有多层沟道结构的半导体器件的方法。
-
公开(公告)号：CN109728092A
公开(公告)日：2019-05-07
申请号：CN201810599213.9
申请日：2018-06-12
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L29/423 , H01L27/092
Abstract: 本公开提供一种包括第一晶体管的全包覆式栅极结构。所述第一晶体管包括：半导体衬底，其具有顶部表面；第一纳米线，其在所述半导体衬底的所述顶部表面上方且在第一源极与第一漏极之间；第一栅极结构，其在所述第一纳米线周围；内间隔件，其在所述第一栅极结构与所述第一源极和所述第一漏极之间；和隔离层，其在所述半导体衬底的所述顶部表面与所述第一源极和所述第一漏极之间。本公开还提供一种用于制造本文中所描述的所述全包覆式栅极结构的方法。
-
公开(公告)号：CN109727916A
公开(公告)日：2019-05-07
申请号：CN201810255464.5
申请日：2018-03-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234
Abstract: 在半导体装置的制造方法中，形成鳍结构，其中第一半导体层与第二半导体层交互堆叠。在鳍结构上方形成牺牲栅极结构。蚀刻未被牺牲栅极结构覆盖的鳍结构的源极/漏极区，借此形成源极/漏极空间。通过源极/漏极空间侧向蚀刻第一半导体层。在被蚀刻的第一半导体层的每一个的一端上形成由介电材料制成的内间隔物。在源极/漏极空间中形成源极/漏极外延层以覆盖内间隔物。在侧向蚀刻第一半导体层之后，每一个第一半导体层的侧端具有V形截面。
-
-
-
-
-
-
-
-
-
Search Results
76
records
(took 0.039 seconds)
