公开(公告)号：CN101140852A

公开(公告)日：2008-03-12

申请号：CN200610143206.5

申请日：2006-10-30

Applicant: 三星电子株式会社

Inventor： 林奭炫 ,  姜昌珍 ,  闵庚珍 ,  郑丞弼 ,  李东锡

IPC: H01L21/00 ,  H01L21/02 ,  H01L21/311 ,  H01L21/3213 ,  H01L21/768

CPC classification number: H01L21/31144 ,  H01L21/0337 ,  H01L21/0338 ,  H01L21/76816

Abstract: 在衬底上形成用于形成精细图形的第一、第二和第三层。在第三层上形成具有第一空间的第一掩模图形。形成具有第二空间的第三层图形，第二空间露出第二层。在具有第三层图形的第二层上形成第一牺牲层。在第一牺牲层上形成第四层。使用第二空间中的第二掩模图形形成包括第一和第二掩模图形的双掩模图形。在第一牺牲层上形成第二牺牲层。通过除去双掩模图形、第三层图形以及部分第一牺牲层形成具有第三空间的牺牲层图形。通过除去部分第一和第二层形成绝缘层图形。

公开(公告)号：CN1222753A

公开(公告)日：1999-07-14

申请号：CN98125611.2

申请日：1998-12-18

Applicant: 三星电子株式会社

Inventor： 赵昶贤 ,  郑弘植 ,  李宰求 ,  姜昌珍 ,  郑相燮 ,  郑澈 ,  郑灿旭

IPC: H01L21/027 ,  H01L21/30 ,  H01L21/306 ,  H01L21/31

CPC classification number: H01L27/10844 ,  H01L21/31144 ,  H01L21/76819 ,  H01L21/7684 ,  H01L21/76897 ,  H01L27/10852 ,  H01L27/10855 ,  H01L27/10873 ,  H01L27/10888

Abstract: 公开了一种半导体器件中的自对准接触焊盘及其形成方法,包括以下步骤:在半导体衬底上和一个晶体管上形成腐蚀停止层;在腐蚀停止层上形成具有平整上表面的层间介质层;在层间介质层上形成具有T形开口区的掩模图形,以暴露所说有源区和部分无源区;腐蚀所说层间介质层和腐蚀停止层,形成自对准接触开口;去掉掩模图形;在自对准接触开口中和层间介质层上形成导电层;平面化腐蚀导电层和层间介质层,从而至少形成两个接触焊盘。

公开(公告)号：CN101086961B

公开(公告)日：2011-06-01

申请号：CN200710104108.5

申请日：2007-05-16

Applicant: 三星电子株式会社

Inventor： 李斗烈 ,  李昔柱 ,  姜律 ,  赵汉九 ,  姜昌珍 ,  柳在玉 ,  朴省赞

IPC: H01L21/033 ,  G03F7/00

CPC classification number: H01L21/0337

Abstract: 一种形成半导体器件的方法，包括在目标层上形成第一掩模图形，该第一掩模图形露出目标层的第一部分；形成中间材料层，包括在第一掩模图形的侧面和目标层的第一部分上淀积中间材料层薄膜；以及减薄中间材料层薄膜，以形成中间材料层，形成露出中间材料层的第二部分的第二掩模图形，除去中间材料层的露出第二部分，以露出该目标层，以及使用第一和第二掩模图形作为构图掩模，构图该目标层。

公开(公告)号：CN1971424A

公开(公告)日：2007-05-30

申请号：CN200610110078.4

申请日：2006-07-31

Applicant: 三星电子株式会社

Inventor： 夏政焕 ,  蔡允淑 ,  赵汉九 ,  姜昌珍 ,  禹相均 ,  柳万馨 ,  丁荣载

IPC: G03F7/20 ,  H01L21/00

CPC classification number: H01L21/31144 ,  G03F7/091 ,  H01L21/0276 ,  H01L21/32139

Abstract: 该半导体结构包括将被构图的刻蚀目标层、多个底部抗反射涂层(BARC)层以及光刻胶(PR)图形。多重BARC层包括形成在刻蚀目标层上并包含碳的第一掩模层，以及形成在第一掩模层上并包含硅的第二掩模层。形成在多重BARC层上的PR层经历光刻，以在多重BARC层上形成PR图形。多重BARC层具有2％以下的反射率，以及PR图形和多重BARC层之间的界面角度是80°至90°。

公开(公告)号：CN100541718C

公开(公告)日：2009-09-16

申请号：CN200510079521.1

申请日：2005-06-22

Applicant: 三星电子株式会社

Inventor： 裵根熙 ,  池京求 ,  姜昌珍 ,  李哲圭

IPC: H01L21/027 ,  H01L21/00

CPC classification number: H01L21/0331 ,  H01L21/0332 ,  H01L21/76897

Abstract: 提供一种使用硅化锗牺牲层形成半导体器件的精细图形的方法以及使用该方法形成自对准接触的方法。形成半导体器件的自对准接触的方法包括在衬底上形成具有导电材料层、硬掩模层以及侧壁隔片的导电线结构，以及在衬底的整个表面上形成硅化锗(Si1-xGex)牺牲层，具有等于或高于至少导电线结构的高度的高度。然后，在牺牲层上形成用于限定接触孔的光刻胶图形，以及干法刻蚀牺牲层，由此形成用于露出衬底的接触孔。使用多晶硅形成用于填充接触孔的大量接触，以及剩余的牺牲层被湿法刻蚀。然后，用氧化硅填充除去了牺牲层的区域，由此形成第一层间绝缘层。

公开(公告)号：CN101226965A

公开(公告)日：2008-07-23

申请号：CN200710180080.3

申请日：2007-12-21

Applicant: 三星电子株式会社

Inventor： 金东贤 ,  姜昌珍

IPC: H01L29/792 ,  H01L29/423 ,  H01L27/115 ,  H01L21/336 ,  H01L21/28 ,  H01L21/8247

CPC classification number: H01L21/28282

Abstract: 本发明公开了一种非易失性存储器件及其制造方法，该非易失性存储器件包括衬底沟道区上的隧道绝缘层、在隧道绝缘层上的电荷俘获层图案和在电荷俘获层图案上的第一阻挡层图案。第二阻挡层图案在接近电荷俘获层图案侧壁的隧道绝缘层上。第二阻挡层图案配置来限制在电荷俘获层图案中俘获的电子的横向扩散。栅极在第一阻挡层图案上。第二阻挡层图案可以防止电荷俘获层图案中俘获的电子的横向扩散。

公开(公告)号：CN101086961A

公开(公告)日：2007-12-12

申请号：CN200710104108.5

申请日：2007-05-16

Applicant: 三星电子株式会社

Inventor： 李斗烈 ,  李昔柱 ,  姜律 ,  赵汉九 ,  姜昌珍 ,  柳在玉 ,  朴省赞

IPC: H01L21/033 ,  G03F7/00

CPC classification number: H01L21/0337

Abstract: 一种形成半导体器件的方法，包括在目标层上形成第一掩模图形，该第一掩模图形露出目标层的第一部分；形成中间材料层，包括在第一掩模图形的侧面和目标层的第一部分上淀积中间材料层薄膜；以及减薄中间材料层薄膜，以形成中间材料层，形成露出中间材料层的第二部分的第二掩模图形，除去中间材料层的露出第二部分，以露出该目标层，以及使用第一和第二掩模图形作为构图掩模，构图该目标层。

公开(公告)号：CN101303977A

公开(公告)日：2008-11-12

申请号：CN200810127783.4

申请日：2008-02-15

Applicant: 三星电子株式会社

Inventor： 朴玟俊 ,  姜昌珍 ,  金东贤

IPC: H01L21/311 ,  H01L21/28 ,  H01L21/336

CPC classification number: H01L27/11521 ,  H01L21/0206 ,  H01L21/28282 ,  H01L21/31116 ,  H01L21/31122 ,  H01L21/32136 ,  H01L27/115 ,  H01L27/11502 ,  H01L27/11507 ,  H01L28/55

Abstract: 本发明公开了形成金属氧化物层图案的方法及制造半导体装置的方法。在基板上形成金属氧化物层图案的方法包括：在基板上提供初步金属氧化物层；蚀刻该初步金属氧化物层以提供初步金属氧化物层图案，其线宽在垂直向下的方向上逐渐增加；以降低该初步金属氧化物层图案的下部线宽的方式蚀刻该初步金属氧化物层图案，形成金属氧化物层图案。制造半导体装置的方法包括在基板上形成金属氧化物层和第一导电层；蚀刻该金属氧化物层以提供初步金属氧化物层图案，其线宽在垂直向下的方向上逐渐增加；蚀刻该第一导电层以提供第一导电层图案；和以降低该初步金属氧化物层图案的下部线宽的方式蚀刻该初步金属氧化物层图案，以提供金属氧化物层图案。

公开(公告)号：CN101136318A

公开(公告)日：2008-03-05

申请号：CN200710148554.6

申请日：2007-08-29

Applicant: 三星电子株式会社

Inventor： 郑丞弼 ,  金东灿 ,  姜昌珍 ,  朴兴植

IPC: H01L21/00 ,  H01L21/02 ,  H01L21/308 ,  H01L21/311

CPC classification number: H01L21/0332 ,  H01L21/0337 ,  H01L21/3081 ,  H01L21/3086

Abstract: 公开了制造半导体集成电路器件的方法。所述制造半导体集成电路器件的方法包括：在基层上形成硬掩膜层；在第一方向上在硬掩膜层上形成线牺牲硬掩膜层；在线牺牲硬掩膜层图案上涂覆高分子有机材料层；在第二方向上对高分子有机材料层和线牺牲硬掩膜层图案形成图案；形成矩阵牺牲硬掩膜层图案；通过使用矩阵牺牲硬掩膜层图案作为蚀刻掩膜来对硬掩膜层形成图案，从而形成硬掩膜层图案；以及通过使用硬掩膜层图案作为蚀刻掩膜来对基层形成图案，从而形成下部图案。根据本发明的方法比传统方法更简单并且更便宜。

公开(公告)号：CN1855446A

公开(公告)日：2006-11-01

申请号：CN200610077306.2

申请日：2006-04-26

Applicant: 三星电子株式会社

Inventor： 韩政男 ,  金东灿 ,  姜昌珍 ,  池京求 ,  沈雨宽 ,  李晓山 ,  洪昌基 ,  崔相俊

IPC: H01L21/8247 ,  H01L21/336 ,  H01L21/28

CPC classification number: H01L27/11526 ,  H01L27/105 ,  H01L27/11543

Abstract: 提供一种具有U－形浮栅的快闪存储器的制造方法。该方法包括形成被间隙隔开的相邻隔离层以及在该间隙中形成隧道氧化物层。在隧道氧化物层上形成导电层至不填充间隙的厚度之后，在导电层上形成抛光牺牲层。隔离层上的牺牲层和导电层被除去，由此形成在间隙中自对准的U－形浮栅，以及同时在浮栅内部内形成牺牲层图形。然后凹陷选择的隔离层，以露出浮栅的侧壁。然后从浮栅除去牺牲层图形，以露出浮栅的上表面。