公开(公告)号：CN103681676B

公开(公告)日：2018-01-19

申请号：CN201310384950.4

申请日：2013-08-29

Applicant: 三星电子株式会社

Inventor： 尹准皓 ,  闵庚珍 ,  朴宰弘 ,  张用玧 ,  韩济愚

IPC: H01L27/105 ,  H01L21/8239 ,  H01L21/02

CPC classification number: H01L28/60 ,  H01L28/40 ,  H01L28/56 ,  H01L28/91 ,  H01L28/92

Abstract: 本发明提供了包括用于电极的支撑件的半导体器件。每个半导体器件可以包括多个电极。此外，每个半导体器件可以包括与多个电极的侧壁连接的支撑图案。还提供了形成相关半导体器件的方法。例如，所述方法可以包括在形成多个电极之前形成支撑图案。

公开(公告)号：CN103681676A

公开(公告)日：2014-03-26

申请号：CN201310384950.4

申请日：2013-08-29

Applicant: 三星电子株式会社

Inventor： 尹准皓 ,  闵庚珍 ,  朴宰弘 ,  张用玧 ,  韩济愚

IPC: H01L27/105 ,  H01L21/8239 ,  H01L21/02

CPC classification number: H01L28/60 ,  H01L28/40 ,  H01L28/56 ,  H01L28/91 ,  H01L28/92

Abstract: 本发明提供了包括用于电极的支撑件的半导体器件。每个半导体器件可以包括多个电极。此外，每个半导体器件可以包括与多个电极的侧壁连接的支撑图案。还提供了形成相关半导体器件的方法。例如，所述方法可以包括在形成多个电极之前形成支撑图案。

公开(公告)号：CN101140852A

公开(公告)日：2008-03-12

申请号：CN200610143206.5

申请日：2006-10-30

Applicant: 三星电子株式会社

Inventor： 林奭炫 ,  姜昌珍 ,  闵庚珍 ,  郑丞弼 ,  李东锡

IPC: H01L21/00 ,  H01L21/02 ,  H01L21/311 ,  H01L21/3213 ,  H01L21/768

CPC classification number: H01L21/31144 ,  H01L21/0337 ,  H01L21/0338 ,  H01L21/76816

Abstract: 在衬底上形成用于形成精细图形的第一、第二和第三层。在第三层上形成具有第一空间的第一掩模图形。形成具有第二空间的第三层图形，第二空间露出第二层。在具有第三层图形的第二层上形成第一牺牲层。在第一牺牲层上形成第四层。使用第二空间中的第二掩模图形形成包括第一和第二掩模图形的双掩模图形。在第一牺牲层上形成第二牺牲层。通过除去双掩模图形、第三层图形以及部分第一牺牲层形成具有第三空间的牺牲层图形。通过除去部分第一和第二层形成绝缘层图形。