工艺腔
    3.
    发明授权

    公开(公告)号:CN109148328B

    公开(公告)日:2024-02-06

    申请号:CN201810631977.1

    申请日:2018-06-19

    Abstract: 公开了工艺腔以及包括该工艺腔的衬底处理装置。工艺腔包括第一壳体和在第一壳体上的第二壳体。第一壳体包括第一外壁、面对第一外壁的第一分隔壁以及连接第一外壁和第一分隔壁的第一侧壁。第二壳体包括第二外壁、在第二外壁和第一分隔壁之间的第二分隔壁以及连接第二外壁和第二分隔壁的第二侧壁。第一外壁和第二外壁中的每个具有比第一分隔壁的厚度和第二分隔壁的厚度大的厚度。

    处理基片的装置和方法
    6.
    发明公开

    公开(公告)号:CN107170700A

    公开(公告)日:2017-09-15

    申请号:CN201710514602.2

    申请日:2012-12-07

    Abstract: 本申请提供了一种基片干燥装置和基片处理方法。该装置可包括:配置为具有内部空间的处理室;布置于所述处理室内用于支撑基片的基片支撑件;第一供应口,其配置为向位于所述基片以下的所述内部空间的一个区域提供超临界流体;第二供应口,其配置为向位于所述基片以上的所述内部空间的另一个区域提供超临界流体;和排出口,其配置为将超临界流体从所述处理室排出到外部区域。

    垂直型非易失性存储器件及其制造方法

    公开(公告)号:CN102034829B

    公开(公告)日:2015-11-25

    申请号:CN201010299123.1

    申请日:2010-09-29

    CPC classification number: H01L27/11578 H01L27/11556 H01L27/11582

    Abstract: 本发明提供一种垂直型非易失性存储器件及其制造方法。在该垂直型非易失性存储器件中,绝缘层图案设置在衬底上,该绝缘层图案具有线形状。单晶半导体图案设置在衬底上以接触绝缘层图案的两个侧壁,单晶半导体图案具有在关于衬底的垂直方向上延伸的柱形。隧穿氧化物层设置在单晶半导体图案上。下电极层图案设置在隧穿氧化物层上以及在衬底上。多个绝缘中间层图案设置在下电极层图案上,绝缘中间层图案沿单晶半导体图案彼此间隔开一距离。电荷俘获层和阻挡电介质层依次形成在绝缘中间层图案之间的隧穿氧化物层上。多个控制栅极图案设置在绝缘中间层图案之间的阻挡电介质层上。上电极层图案设置在隧穿氧化物层上以及在绝缘中间层图案的最上部上。

    垂直型非易失性存储器件及其制造方法

    公开(公告)号:CN102034829A

    公开(公告)日:2011-04-27

    申请号:CN201010299123.1

    申请日:2010-09-29

    CPC classification number: H01L27/11578 H01L27/11556 H01L27/11582

    Abstract: 本发明提供一种垂直型非易失性存储器件及其制造方法。在该垂直型非易失性存储器件中,绝缘层图案设置在衬底上,该绝缘层图案具有线形状。单晶半导体图案设置在衬底上以接触绝缘层图案的两个侧壁,单晶半导体图案具有在关于衬底的垂直方向上延伸的柱形。隧穿氧化物层设置在单晶半导体图案上。下电极层图案设置在隧穿氧化物层上以及在衬底上。多个绝缘中间层图案设置在下电极层图案上,绝缘中间层图案沿单晶半导体图案彼此间隔开一距离。电荷俘获层和阻挡电介质层依次形成在绝缘中间层图案之间的隧穿氧化物层上。多个控制栅极图案设置在绝缘中间层图案之间的阻挡电介质层上。上电极层图案设置在隧穿氧化物层上以及在绝缘中间层图案的最上部上。

Patent Agency Ranking