-
公开(公告)号：CN1971424A
公开(公告)日：2007-05-30
申请号：CN200610110078.4
申请日：2006-07-31
Applicant: 三星电子株式会社
CPC classification number: H01L21/31144 , G03F7/091 , H01L21/0276 , H01L21/32139
Abstract: 该半导体结构包括将被构图的刻蚀目标层、多个底部抗反射涂层(BARC)层以及光刻胶(PR)图形。多重BARC层包括形成在刻蚀目标层上并包含碳的第一掩模层，以及形成在第一掩模层上并包含硅的第二掩模层。形成在多重BARC层上的PR层经历光刻，以在多重BARC层上形成PR图形。多重BARC层具有2％以下的反射率，以及PR图形和多重BARC层之间的界面角度是80°至90°。
-
公开(公告)号：CN1684229A
公开(公告)日：2005-10-19
申请号：CN200510064908.X
申请日：2005-04-08
Applicant: 三星电子株式会社
IPC: H01L21/027 , G03F7/004
CPC classification number: G03F7/40 , B82Y30/00 , G03F7/165 , H01L21/0273 , H01L21/0337 , H01L21/0338 , H01L21/3081 , H01L21/3086 , H01L21/3088 , H01L21/31144 , H01L21/32139
Abstract: 本发明提供了包括自组装分子层的掩膜图案、形成它的方法和制造半导体器件的方法。掩膜图案包括在半导体衬底上形成的抗蚀图案和在抗蚀图案的至少侧壁上形成的自组装分子层。为形成掩膜图案，首先，在覆盖衬底的底层上形成具有开孔的抗蚀图案以暴露底层至第一宽度。然后，在抗蚀图案的表面上选择性地形成自组装分子层以暴露底层至比第一宽度小的第二宽度。使用抗蚀图案和自组装分子层作为蚀刻掩膜蚀刻底层，从而得到精细图案。
-
公开(公告)号：CN1758138B
公开(公告)日：2010-12-01
申请号：CN200510113435.8
申请日：2005-10-08
Applicant: 三星电子株式会社
IPC: G03F1/14 , G03F1/00 , H01L21/027
CPC classification number: G03F7/70466 , G03F1/00
Abstract: 提供掩模组，该掩模组可以用于在半导体器件的制造过程中限定具有第一间距图形的第一图形区域和具有第二间距图形的第二图形区域。这些掩模组可以包括第一掩模，具有第一曝光区域和第一屏蔽区域，在第一曝光区域中第一半色调图形限定第一图形区域，以及在第一屏蔽区域中第一遮蔽层覆盖第二图形区域。这些掩模组还可以包括第二掩模，具有第二曝光区域和第二屏蔽区域，在第二曝光区域中第二半色调图形限定第二图形区域，在第二屏蔽区域中第二遮蔽层覆盖第一图形区域。第二遮蔽层也从第二屏蔽区域延伸，以覆盖部分第二半色调图形。
-
公开(公告)号：CN101750874A
公开(公告)日：2010-06-23
申请号：CN200910253239.9
申请日：2009-12-11
Applicant: 三星电子株式会社
CPC classification number: G03F1/24 , B82Y10/00 , B82Y40/00 , G03F1/80 , H01J37/3174
Abstract: 本发明提供远紫外光掩模以及制造远紫外光掩模的方法和装置，其中制造光掩模的方法包括：在光掩模基板上形成上层，并且图案化该上层，以形成具有倾斜侧壁的上图案，其中图案化上层包括利用带电粒子各向异性蚀刻上层，该带电粒子平行于第一方向移动，该第一方向朝上层的顶表面倾斜。
-
公开(公告)号：CN1752844A
公开(公告)日：2006-03-29
申请号：CN200510106920.2
申请日：2005-09-23
Applicant: 三星电子株式会社
CPC classification number: H01L21/0274 , G03F7/405 , H01L21/0273 , H01L21/31144
Abstract: 形成集成电路器件的方法可以包括在集成电路器件层上形成抗蚀剂图形，通过抗蚀剂图形的开口露出部分层。在抗蚀剂图形上可以形成有机－无机混合硅氧烷网状薄膜。然后通过抗蚀剂图形和有机－无机混合硅氧烷网状薄膜露出的部分层可以被除去。也论述了相关结构。
-
Patent Agency Ranking
公开(公告)号：CN1734352B
公开(公告)日：2011-10-12
申请号：CN200510087449.7
申请日：2005-07-22
Applicant: 三星电子株式会社
IPC: G03F7/075 , G03F7/09 , G03F7/26 , H01L21/027
CPC classification number: G03F7/40 , B82Y30/00 , G03F7/0752 , G03F7/165 , H01L21/0274
Abstract: 提供一种包括含硅的自安装分子层的掩模图形，形成该掩模图形的方法以及制造半导体器件的方法。掩模图形包括在半导体衬底上形成的抗蚀剂图形和在抗蚀剂图形上形成的自安装分子层。自安装分子层具有通过溶胶-凝胶反应形成的硅石网状。为了形成掩模图形，首先，在覆盖衬底的底层上形成具有开口的抗蚀剂图形，以露出底层至第一宽度。然后，仅仅在抗蚀剂图形的表面上有选择地形成自安装分子层，以露出底层至第二宽度，第二宽度小于第一宽度。通过使用抗蚀剂图形和自安装的分子层作为刻蚀掩模刻蚀底层，获得精细图形。
-
公开(公告)号：CN1760754A
公开(公告)日：2006-04-19
申请号：CN200510108599.1
申请日：2005-10-11
Applicant: 三星电子株式会社
CPC classification number: H01L21/0274 , H01L21/0279
Abstract: 一种制造半导体器件的方法，包括，在衬底上形成材料层，在材料层上形成掩模层，以及将氮离子注入掩模层中，以减小其光吸收。在材料层和衬底之间可以形成对准键，以及可以通过注入的掩模层光学地确定对准键的位置。注入的掩模层可以被构图，以限定掩模图形，以及可以使用掩模图形作为刻蚀掩模，构图材料层。还论述了相关器件。
-
公开(公告)号：CN1758138A
公开(公告)日：2006-04-12
申请号：CN200510113435.8
申请日：2005-10-08
Applicant: 三星电子株式会社
IPC: G03F1/14 , G03F1/00 , H01L21/027
CPC classification number: G03F7/70466 , G03F1/00
Abstract: 提供掩模组，该掩模组可以用于在半导体器件的制造过程中限定具有第一间距图形的第一图形区域和具有第二间距图形的第二图形区域。这些掩模组可以包括第一掩模，具有第一曝光区域和第一屏蔽区域，在第一曝光区域中第一半色调图形限定第一图形区域，以及在第一屏蔽区域中第一遮蔽层覆盖第二图形区域。这些掩模组还可以包括第二掩模，具有第二曝光区域和第二屏蔽区域，在第二曝光区域中第二半色调图形限定第二图形区域，在第二屏蔽区域中第二遮蔽层覆盖第一图形区域。第二遮蔽层也从第二屏蔽区域延伸，以覆盖部分第二半色调图形。
-
公开(公告)号：CN1752846A
公开(公告)日：2006-03-29
申请号：CN200510106911.3
申请日：2005-09-23
Applicant: 三星电子株式会社
CPC classification number: G03F7/40 , G03F7/023 , G03F7/0382 , G03F7/0392
Abstract: 掩模图形包括抗蚀剂图形和抗蚀剂图形的表面上的凝胶层，凝胶层具有包括质子供体聚合物和质子受体聚合物之间的氢键的结点。还提供形成掩模图形的方法和使用该掩模图形作为刻蚀掩模制造半导体器件的方法。
-
公开(公告)号：CN1752846B
公开(公告)日：2012-01-11
申请号：CN200510106911.3
申请日：2005-09-23
Applicant: 三星电子株式会社
CPC classification number: G03F7/40 , G03F7/023 , G03F7/0382 , G03F7/0392
Abstract: 掩模图形包括抗蚀剂图形和抗蚀剂图形的表面上的凝胶层，凝胶层具有包括质子供体聚合物和质子受体聚合物之间的氢键的结点。还提供形成掩模图形的方法和使用该掩模图形作为刻蚀掩模制造半导体器件的方法。
-
-
-
-
-
-
-
-
-
Search Results
22
records
(took 0.03 seconds)
