公开(公告)号：CN117678022A

公开(公告)日：2024-03-08

申请号：CN202280050907.1

申请日：2022-07-26

Applicant: 国际商业机器公司

Inventor： 吴恒 ,  谢瑞龙 ,  J·弗鲁吉尔 ,  B·多里斯

IPC: G11C11/16

Abstract: 一种用于eFlash替换的嵌入式eMRAM设备，其包括位于顶部电极与底部电极之间以用于形成MRAM阵列的MTJ柱。底部电极被设置在衬底上方并且被第一电介质间隔件包围，而顶部电极被设置在MTJ柱上方并且被第二电介质间隔件包围。底部金属板被设置在第一电介质层与第二电介质层之间的底部电极的相对侧上，并且通过第一电介质间隔件与底部电极电隔离。顶部金属板被设置在第三与第四电介质层之间的顶部电极的相对侧上，并且通过第二电介质间隔件与顶部电极电隔离。被施加在顶部金属板和底部金属板的偏置电压在MTJ柱上生成外部电场以用于创建VCMA效应。

公开(公告)号：CN116569340A

公开(公告)日：2023-08-08

申请号：CN202180084350.9

申请日：2021-11-18

Applicant: 国际商业机器公司

Inventor： 谢瑞龙 ,  张婧芸 ,  苗欣 ,  A·雷茨尼采克

IPC: H01L29/423

Abstract: 本发明提供了一种制造纳米片场效应晶体管(FET)器件的方法。该方法包括在衬底上形成多个纳米片堆叠，这些纳米片堆叠包括第一类型牺牲层和有源半导体层的交替层。该方法包括：在这些纳米片堆叠的侧壁上形成该第一类型牺牲层；然后在相邻的纳米片堆叠的该第一类型牺牲层的侧壁部分之间形成电介质柱；并且然后去除该第一类型牺牲层。该方法还包括在通过去除纳米片堆叠中的第一个纳米片堆叠的第一类型牺牲层而形成的空间中形成PWFM层，并且包括在通过去除纳米片堆叠中的相邻的第二个纳米片堆叠的第一类型牺牲层而形成的空间中形成NWFM层。

公开(公告)号：CN116529889A

公开(公告)日：2023-08-01

申请号：CN202180075474.0

申请日：2021-10-28

Applicant: 国际商业机器公司

Inventor： 谢瑞龙 ,  王俊利 ,  李忠贤 ,  A·雷茨尼采克

IPC: H01L29/66

Abstract: 一种半导体结构可以包括在垂直晶体管的底部源极漏极下方的埋入式电源轨和在底部源极漏极下方的电介质双层。电介质双层可以在埋入式电源轨和底部源极漏极之间。半导体结构可以包括在底部源极漏极下方的硅锗双层，硅锗双层可以与埋入式电源轨相邻。半导体结构可以包括埋入式电源轨触点。埋入式电源轨触点可以将底部源极漏极连接至埋入式电源轨。所述电介质双层可以包括第一电介质层和电介质衬垫。第一电介质层可以与底部源极漏极直接触。电介质衬垫可以围绕埋入式电源轨。硅锗双层可以包括第一半导体层和在第一半导体层下方的第二半导体层。

公开(公告)号：CN116472790A

公开(公告)日：2023-07-21

申请号：CN202180077969.7

申请日：2021-11-16

Applicant: 国际商业机器公司

Inventor： 程慷果 ,  C·拉登斯 ,  谢瑞龙 ,  李俊涛

IPC: H10B63/00 ,  H10B63/10

Abstract: 一种非易失性存储器结构及其制造方法，其可包括在第一端子和第二端子之间的第一存储器元件和第二存储器元件。第一存储元件和第二存储元件可以在第一端子和第二端子之间彼此并联。这可以使混合非易失性存储器结构能够将值存储为每个存储器元件的电导的组合，从而能够更好地调谐设置和重置电导参数。

公开(公告)号：CN115668498A

公开(公告)日：2023-01-31

申请号：CN202180038008.5

申请日：2021-06-04

Applicant: 国际商业机器公司

Inventor： 李桃 ,  康宗圣 ,  谢瑞龙 ,  A·雷茨尼采克 ,  O·格鲁斯臣科夫

IPC: H01L27/088

Abstract: 提供了半导体器件设计，具有掩埋电源轨(602)，该掩埋电源轨具有倾斜外延掩埋接触件(1702)。在一个方面，半导体FET器件包括：至少一个栅极，设置在衬底(202)上；源极和漏极(906)，在至少一个栅极的相对侧上，其中，源极和漏极(906)中的至少一个具有倾斜表面(1402)；掩埋电源轨(602)，其嵌入在衬底(202)中；以及掩埋接触件(1702)，其将掩埋电源轨(602)连接到至少一个源极和漏极(906)的倾斜表面(1402)。侧壁间隔体(502)将掩埋电源轨(602)与衬底(202)分隔开。该至少源极和漏极(906)的倾斜表面(1402)的顶部在该掩埋接触件(1702)的顶表面上方。还提供了形成半导体FET器件的方法。

公开(公告)号：CN115398648A

公开(公告)日：2022-11-25

申请号：CN202180029160.7

申请日：2021-04-30

Applicant: 国际商业机器公司

Inventor： 谢瑞龙 ,  C·雷登斯 ,  程慷果 ,  李俊涛 ,  郭德超 ,  李桃 ,  康宗圣

IPC: H01L29/78 ,  H01L21/336

Abstract: 公开了具有不对称栅极叠置体的纳米片器件的方法和所得结构。在衬底(104)上形成纳米片叠置体(102)。该纳米片叠置体(102)包括交替的半导体层(108)和牺牲层(110)。牺牲衬层(202)形成在纳米片叠置体(102)上，并且电介质栅极结构(204)形成在纳米片叠置体(102)上和牺牲衬层(202)上。在牺牲层(110)的侧壁上形成第一内间隔物(302)。在纳米片叠置体(102)的沟道区上形成栅极(112)。栅极(112)包括在与纳米片叠置体(102)正交的方向上在衬底(104)上延伸的导电桥。在栅极(112)的侧壁上形成第二内间隔物(902)。第一内间隔物(302)在栅极(112)叠置体之前形成，而第二内间隔物(902)在栅极叠置体之后形成，因此，栅极(112)叠置体是不对称的。

公开(公告)号：CN114613804A

公开(公告)日：2022-06-10

申请号：CN202111429450.9

申请日：2021-11-29

Applicant: 国际商业机器公司

Inventor： 安藤崇志 ,  A·雷茨尼采克 ,  P·哈希米 ,  谢瑞龙

IPC: H01L27/24 ,  H01L45/00

Abstract: 一种交叉式ReRAM包括基板、在基板的上表面上彼此平行地延伸的多个第一列，其中多个第一列中的每一个包括由多个层组成的电阻式随机存取存储器(ReRAM)堆叠。多个第二列彼此平行地延伸，并且多个第二列垂直于多个第一列地延伸，其中多个第二列位于多个第一列之上，以使得多个第二列跨越多个第一列。介电层填充在多个第一列与多个第二列之间的空间中，其中，介电层与ReRAM堆叠的多个层中的每个层的侧壁直接接触。

公开(公告)号：CN104576370B

公开(公告)日：2018-03-27

申请号：CN201410551194.4

申请日：2014-10-17

Applicant: 国际商业机器公司 ,  格罗方德半导体股份有限公司

Inventor： W·J·考泰 ,  L·艾克诺米克斯 ,  S·波诺斯 ,  T·E·斯坦达尔特 ,  C·V·苏里塞蒂 ,  谢瑞龙

IPC: H01L21/335

CPC classification number: H01L21/823828 ,  H01L21/823437 ,  H01L21/823468 ,  H01L21/823864

Abstract: 提供了形成晶体管的方法。该方法包括形成多个晶体管结构以便在衬底上具有多个伪栅极。每个伪栅极由小于伪栅极并且对于不同晶体管结构不同的高度的侧壁间隔件围绕，结果得到侧壁间隔件之上的不同深度的凹坑。该方法然后在伪栅极之上以及在多个晶体管结构的凹坑内沉积保形的电介质层，其中该保形的电介质层的厚度为凹坑的宽度的至少一半，仅仅去除保形的电介质层的在伪栅极之上的部分来暴露伪栅极；以及用多个高k金属栅替换伪栅极。

公开(公告)号：CN104009003B

公开(公告)日：2017-01-11

申请号：CN201410057501.3

申请日：2014-02-20

Applicant: 格罗方德半导体公司 ,  国际商业机器公司

Inventor： 谢瑞龙 ,  朴灿柔 ,  项·波诺斯

IPC: H01L21/8238 ,  H01L21/28 ,  H01L27/092

CPC classification number: H01L29/66477 ,  H01L21/28088 ,  H01L21/28114 ,  H01L21/823437 ,  H01L21/823468 ,  H01L29/42376 ,  H01L29/4966 ,  H01L29/517 ,  H01L29/6653 ,  H01L29/66545 ,  H01L29/66553 ,  H01L29/6656 ,  H01L29/788

Abstract: 本发明涉及集成电路及制造具有金属栅极电极的集成电路的方法，其提供的是集成电路及用于制造集成电路的方法。在示例性实施例中，用于制造集成电路的方法包括在半导体基板上方提供牺牲栅极结构。该牺牲栅极结构包括两间隔件及介于该两间隔件之间的牺牲栅极材料。该方法使介于该两间隔件之间的该牺牲栅极材料的一部分形成凹部。蚀刻该两间隔件的上方区域并使用该牺牲栅极材料当作掩模。该方法包含移除该牺牲栅极材料的留存部位并暴露该两间隔件的下方区域。在该两间隔件的下方区域之间沉积第一金属。在该两间隔件的上方区域之间沉积第二金属。

公开(公告)号：CN103811535A

公开(公告)日：2014-05-21

申请号：CN201310545981.3

申请日：2013-11-06

Applicant: 国际商业机器公司 ,  格罗方德股份有限公司

Inventor： A.卡基菲鲁兹 ,  T.N.亚当 ,  程慷果 ,  S.庞诺思 ,  A.雷兹尼塞克 ,  R.斯里尼瓦桑 ,  蔡秀雨 ,  谢瑞龙

IPC: H01L29/06 ,  H01L29/423 ,  H01L29/78 ,  H01L21/28 ,  H01L21/336

CPC classification number: H01L29/66545 ,  H01L29/66795 ,  H01L29/785 ,  H01L21/28008 ,  H01L29/0603 ,  H01L29/4232

Abstract: 本发明提供了一种保护半导体鳍不受侵蚀的电介质金属化合物衬层，其可在形成可去除栅极结构前沉积在半导体鳍上。在图案化可去除栅极结构和栅极间隙壁期间，电介质金属化合物衬层保护半导体鳍。电介质金属化合物衬层可在形成源极区域和漏极区域以及置换栅极结构前去除。作为选择，电介质金属化合物衬层可沉积在半导体鳍和栅极堆叠上，并且可在形成栅极间隙壁后去除。此外，电介质金属化合物衬层可沉积在半导体鳍和可去除栅极结构上，并且可在形成栅极间隙壁且去除可去除栅极结构后去除。在每个实施例中，在形成栅极间隙壁期间，电介质金属化合物衬层可保护半导体鳍。