公开(公告)号：CN115668498A

公开(公告)日：2023-01-31

申请号：CN202180038008.5

申请日：2021-06-04

Applicant: 国际商业机器公司

Inventor： 李桃 ,  康宗圣 ,  谢瑞龙 ,  A·雷茨尼采克 ,  O·格鲁斯臣科夫

IPC: H01L27/088

Abstract: 提供了半导体器件设计，具有掩埋电源轨(602)，该掩埋电源轨具有倾斜外延掩埋接触件(1702)。在一个方面，半导体FET器件包括：至少一个栅极，设置在衬底(202)上；源极和漏极(906)，在至少一个栅极的相对侧上，其中，源极和漏极(906)中的至少一个具有倾斜表面(1402)；掩埋电源轨(602)，其嵌入在衬底(202)中；以及掩埋接触件(1702)，其将掩埋电源轨(602)连接到至少一个源极和漏极(906)的倾斜表面(1402)。侧壁间隔体(502)将掩埋电源轨(602)与衬底(202)分隔开。该至少源极和漏极(906)的倾斜表面(1402)的顶部在该掩埋接触件(1702)的顶表面上方。还提供了形成半导体FET器件的方法。

公开(公告)号：CN1284214C

公开(公告)日：2006-11-08

申请号：CN01823254.X

申请日：2001-12-27

Applicant: 国际商业机器公司

Inventor： O·多库马丝 ,  O·格鲁斯臣科夫 ,  S·G·赫德杰 ,  R·卡普兰 ,  M·克哈尔

IPC: H01L21/3205 ,  H01L21/31

CPC classification number: H01L21/28176 ,  H01L21/26506 ,  H01L21/26586 ,  H01L21/28247 ,  H01L29/42368 ,  H01L29/4941

Abstract: 本申请提供了一种在不显著增加整个加工方案的热预算的情况下增强晶体管栅角氧化速率的方法，具体地说，本发明的方法包括：将离子注入到含Si晶体管的栅角中，将包括被注入的晶体管栅角的晶体管暴露于氧化环境。该注入步骤中采用的离子包括：Si；非氧化抑制离子例如O、Ge、As、B、P、In、Sb、Ga、F、Cl、He、Ar、Kr、Xe；及它们的混合物。

公开(公告)号：CN100378946C

公开(公告)日：2008-04-02

申请号：CN200410031266.9

申请日：2004-03-26

Applicant: 因芬尼昂技术股份公司 ,  国际商业机器公司

Inventor： M·贝延斯基 ,  O·格鲁斯臣科夫 ,  A·克诺尔 ,  C·帕克斯

IPC: H01L21/76 ,  H01L21/762

CPC classification number: H01L21/76224

Abstract: 一种沟槽绝缘结构被形成于该基板内，一或更多开孔形成于该基板表面，及内衬层被沉积于至少沿该开孔的底部及侧壁。掺杂氧化物材料层被沉积于至少在该开孔，及该基板被退火以回焊该掺杂氧化物材料层，仅接近该基板表面的部分被自在该开孔内的掺杂氧化物材料层被移除，覆盖层被沉积于在该开孔的掺杂氧化物材料层的其余部分的顶部。

公开(公告)号：CN1542941A

公开(公告)日：2004-11-03

申请号：CN200410031266.9

申请日：2004-03-26

Applicant: 因芬尼昂技术股份公司 ,  国际商业机器公司

Inventor： M·贝延斯基 ,  O·格鲁斯臣科夫 ,  A·克诺尔 ,  C·帕克斯

IPC: H01L21/76 ,  H01L21/762

CPC classification number: H01L21/76224

Abstract: 一种沟槽绝缘结构被形成于该基板内，一或更多开孔形成于该基板表面，及内衬层被沉积于至少沿该开孔的底部及侧壁。掺杂氧化物材料层被沉积于至少在该开孔，及该基板被退火以回焊该掺杂氧化物材料层，仅接近该基板表面的部分被自在该开孔内的掺杂氧化物材料层被移除，覆盖层被沉积于在该开孔的掺杂氧化物材料层的其余部分的顶部。

公开(公告)号：CN1529906A

公开(公告)日：2004-09-15

申请号：CN01823254.X

申请日：2001-12-27

Applicant: 国际商业机器公司

Inventor： O·多库马丝 ,  O·格鲁斯臣科夫 ,  S·G·赫德杰 ,  R·卡普兰 ,  M·克哈尔

IPC: H01L21/3205 ,  H01L21/31

CPC classification number: H01L21/28176 ,  H01L21/26506 ,  H01L21/26586 ,  H01L21/28247 ,  H01L29/42368 ,  H01L29/4941

Abstract: 本申请提供了一种在不显著增加整个加工方案的热预算的情况下增强晶体管栅角氧化速率的方法，具体地说，本发明的方法包括：将离子注入到含Si晶体管的栅角中，将包括被注入的晶体管栅角的晶体管暴露于氧化环境。该注入步骤中采用的离子包括：Si；非氧化抑制离子例如O、Ge、As、B、P、In、Sb、Ga、F、Cl、He、Ar、Kr、Xe；及它们的混合物。