公开(公告)号：CN113228322B

公开(公告)日：2024-09-06

申请号：CN202080007813.7

申请日：2020-01-28

Applicant: 国际商业机器公司

Inventor： 李忠贤 ,  安藤崇志 ,  A·雷茨尼采克 ,  张婧芸 ,  P·哈什米

IPC: H10B63/00 ,  H10N70/20 ,  H01L27/088 ,  H01L21/28

Abstract: 提供了一种电阻式存储器结构。该电阻式存储器结构包括衬底上的垂直鳍部，其中，垂直鳍部的侧壁各自具有{100}晶面。该电阻式存储器结构还包括垂直鳍部上的鳍部模板、以及垂直鳍部上的栅极结构。该电阻式存储器结构还包括在垂直鳍部的相对侧壁上的顶部源极/漏极，以及在顶部源极/漏极上的底部电极层，其中，底部电极层在鳍部模板的相对侧上。该电阻式存储器结构还包括在底部电极层的一部分上的第一中间电阻层、在第一中间电阻层上的顶部电极层及在底部电极层的一部分上的第一电触点。

公开(公告)号：CN118043954A

公开(公告)日：2024-05-14

申请号：CN202280065180.4

申请日：2022-08-17

Applicant: 国际商业机器公司

Inventor： 苗欣 ,  张婧芸 ,  A·雷茨尼切克 ,  李忠贤

IPC: H01L21/762 ,  H01L29/78

Abstract: 一种纳米片器件包括底部电介质隔离部，该底部电介质隔离部由高k电介质层的在半导体衬底之上的第一部分、在该高k电介质层的该第一部分之上的间隔体材料以及该高k电介质层的在该间隔体材料之上的第二部分形成。半导体通道层的序列垂直于半导体衬底堆叠在底部电介质隔离部上方，并且由金属栅极堆叠体隔开并与金属栅极堆叠体垂直对准。源极/漏极区从所述半导体沟道层的相对端横向延伸，其中所述源极/漏极区的底表面与所述底部电介质隔离部直接接触，以将所述源极/漏极区与所述半导体衬底电隔离。

公开(公告)号：CN110892513B

公开(公告)日：2023-08-18

申请号：CN201880026997.4

申请日：2018-04-13

Applicant: 国际商业机器公司

Inventor： 鲍如强 ,  李忠贤 ,  徐铮 ,  毕振兴

IPC: H01L21/336

Abstract: 半导体器件及其形成方法包括在第一类型区域和第二类型区域中的底部源极/漏极层上形成垂直半导体沟道。栅极介电层形成在垂直半导体沟道的侧壁上。在第一类型区域中形成第一类功函数层。在第一类型区域和第二类型区域中形成第二类功函数层。在第二类型区域中形成厚度匹配层，使得第一类型区域中的层堆叠具有与第二类型区域中的层堆叠相同的厚度。顶部源极/漏极区域形成在垂直沟道的顶部部分上。

公开(公告)号：CN116529888A

公开(公告)日：2023-08-01

申请号：CN202180077867.5

申请日：2021-10-25

Applicant: 国际商业机器公司

Inventor： 安藤崇志 ,  李忠贤 ,  张婧芸 ,  A·雷兹尼采克

IPC: H01L29/165

Abstract: 提供了一种用于沿着垂直传输场效应晶体管(VTFET)的沟道触发不对称阈值电压的半导体结构。该半导体结构包括：第一组鳍状物，包括SiGe层和形成在SiGe层上的第一材料层；第二组鳍状物，包括SiGe层和形成在SiGe层上的第二材料层；第一高κ金属栅极，设置在第一组鳍状物上方；以及第二高κ金属栅极，设置在第二组鳍状物上方。在第一组和第二组鳍状物的底部处限定的区域中，沿着VTFET的沟道存在非对称阈值电压，并且第二材料层的Ge含量高于SiGe层的Ge含量。

公开(公告)号：CN114270514A

公开(公告)日：2022-04-01

申请号：CN202080059566.5

申请日：2020-10-12

Applicant: 国际商业机器公司

Inventor： C·帕克 ,  程慷果 ,  谢瑞龙 ,  李忠贤

IPC: H01L27/105

Abstract: 一种包括垂直电阻式存储器单元的半导体结构及其制造方法。所述方法包括：在晶体管漏极接触件上方形成牺牲层；在所述牺牲层上方形成第一电介质层；形成穿过所述第一电介质层的单元接触孔；形成穿过所述第一电介质层的接入接触孔并暴露所述牺牲层；去除所述牺牲层由此形成连接所述单元接触孔的底部开口和所述接入接触孔的底部开口的腔体；在所述单元接触孔中通过原子层沉积形成包括接缝的第二电介质层；在所述空腔内形成底部电极，并且所述底部电极与所述漏极接触件、所述第二电介质层和所述接缝接触；以及在所述第一电介质层之上形成顶部电极，并且所述顶部电极与所述第二电介质层和所述接缝接触。

公开(公告)号：CN110692119A

公开(公告)日：2020-01-14

申请号：CN201880032181.2

申请日：2018-05-11

Applicant: 国际商业机器公司

Inventor： 李忠贤 ,  安藤崇志 ,  V·纳拉亚南 ,  H·贾甘纳特涵

IPC: H01L21/02

Abstract: 实施例涉及用于具有共用过栅极堆叠的双通道互补金属氧化物半导体(CMOS)的方法和所得结构。在衬底上形成第一半导体鳍片。在衬底上与第一半导体鳍片相邻地形成第二半导体鳍片。在第一和第二半导体鳍片上形成氧化物层，并在有效增加第二半导体鳍片的锗浓度的温度下退火。退火工艺对第二半导体鳍片具有选择性，并且不会增加第一半导体鳍片的锗浓度。

公开(公告)号：CN116670836A

公开(公告)日：2023-08-29

申请号：CN202180086125.9

申请日：2021-11-12

Applicant: 国际商业机器公司

Inventor： A·雷兹尼彻 ,  苗欣 ,  李忠贤 ,  张婧芸

IPC: H01L29/66

Abstract: 一种半导体结构可以包括底部源漏、顶部源漏、栅极堆叠。顶部源漏在栅极堆叠上方，而底部源漏在栅极堆叠下方。半导体结构还可以包括底部隔离物和顶部隔离物。栅极堆叠在底部隔离物和顶部隔离物之间。底部隔离物和顶部隔离物各自包括偶极衬里。偶极衬里包括第一层和第二层。第二层可以与第一层直接接触。第二层可以由与第一层不同的材料制成。第一层可以由氧化硅制成。第二层可以由氮化硅或氧化铝制成。第一层可以与栅极堆叠、顶部源漏和底部源漏直接接触。

公开(公告)号：CN116529819A

公开(公告)日：2023-08-01

申请号：CN202180078881.7

申请日：2021-10-21

Applicant: 国际商业机器公司

Inventor： 金永硕 ,  李忠贤 ,  T·M·菲利普 ,  徐顺天 ,  玉仁祚 ,  A·雷茨尼采克

IPC: G11C11/00

Abstract: 呈现垂直电阻式存储器阵列。所述阵列包括柱电极和围绕所述柱电极的所述侧周界的开关衬垫。该阵列包括连接到开关衬垫的第一侧的两个或更多个垂直堆叠的单池(SC)电极。开关衬垫、柱电极和每一个SC电极的并置形成相应电阻开关单元(例如，OxRRAM单元)。这些单元的垂直组或组可并联连接并且各自共享相同的柱电极。垂直单元组中的单元可以作为组写入或读取，以限制组内的任何一个或多个单独单元的不一致CF形成的影响。

公开(公告)号：CN111566820A

公开(公告)日：2020-08-21

申请号：CN201880085472.8

申请日：2018-12-31

Applicant: 国际商业机器公司

Inventor： 李忠贤 ,  杨振荣 ,  鲍如强 ,  H.贾甘纳坦

IPC: H01L29/41

Abstract: 一种形成半导体结构的方法，包括：形成设置在衬底的顶表面之上的多个鳍；以及使用替换金属栅极(RMG)工艺从该多个鳍形成一个或多个垂直传输场效应晶体管(VTFET)。围绕VTFET中的给定VTFET的至少一个鳍的栅极包括设置在栅极接触金属层之上的栅极自对准接触(SAC)帽盖层，栅极接触金属层被设置成与至少一个鳍的端部相邻。

公开(公告)号：CN111566820B

公开(公告)日：2024-02-13

申请号：CN201880085472.8

申请日：2018-12-31

Applicant: 国际商业机器公司

Inventor： 李忠贤 ,  杨振荣 ,  鲍如强 ,  H.贾甘纳坦

IPC: H01L29/41

Abstract: 一种形成半导体结构的方法，包括：形成设置在衬底的顶表面之上的多个鳍；以及使用替换金属栅极(RMG)工艺从该多个鳍形成一个或多个垂直传输场效应晶体管(VTFET)。围绕VTFET中的给定VTFET的至少一个鳍的栅极包括设置在栅极接触金属层之上的栅极自对准接触(SAC)帽盖层，栅极接触金属层被设置成与至少一个鳍的端部相邻。