公开(公告)号：CN115630598A

公开(公告)日：2023-01-20

申请号：CN202211348841.2

申请日：2022-10-31

Applicant: 西安微电子技术研究所

Inventor： 赵翠华 ,  罗敏涛 ,  娄冕 ,  黄巾 ,  杨靓 ,  李海松 ,  李磊 ,  黄九余

IPC: G06F30/39 ,  H01L23/49

Abstract: 本发明公开了一种支持不同封装形式的管脚复用方法和系统，包括以下过程，将不同的封装形式管脚复用进行分割，每种封装形式单独进行管脚复用控制管理，形成封装形式选择配置；将封装形式选择配置写到非易失性存储体中，通过读取非易失性存储体中的封装形式选择配置，通过封装形式选择配置来选择具体封装形式下的复用管脚。在不增加额外管脚的情况下，实现不同封装形式下管脚复用的快速切换，实现芯片不同封装形式下的有效管脚复用，降低用户使用复杂度。

公开(公告)号：CN115567787A

公开(公告)日：2023-01-03

申请号：CN202211167289.7

申请日：2022-09-23

Applicant: 西安微电子技术研究所

Inventor： 何杰 ,  徐晚成 ,  李海松 ,  李婷 ,  张曼 ,  崔双韬

IPC: H04N25/589 ,  H04N25/59 ,  H04N25/76

Abstract: 本发明公布了一种双像元同时输出高响应率线阵CMOS图像传感器和方法，包括第一像元阵列和第二像元阵列；第一像元阵列的像元面积大于第二像元阵列的像元面积；第一像元阵列和第二像元阵列连接可编程增益放大器，可编程增益放大器连接列缓冲驱动电路的一端，列缓冲驱动电路的另一端连接多级高速控制开关的一端，多级高速控制开关的另一端连接模拟列逻辑控制电路的一端，模拟列逻辑控制电路的另一端分别连接单斜式列级并行ADC和芯片级pipeline ADC；单斜式列级并行ADC连接数字列逻辑；芯片级pipeline ADC和数字列逻辑均连接多通道高速LVDS接口模块。可简单有效的提升线阵CIS的响应率，且具有其它线阵CIS不具备的双成像功能。

公开(公告)号：CN111953339A

公开(公告)日：2020-11-17

申请号：CN202010838475.3

申请日：2020-08-19

Applicant: 西安微电子技术研究所

Inventor： 李海松 ,  王斌 ,  赵雁鹏 ,  岳红菊 ,  高利军 ,  杨博 ,  党秋实

IPC: H03L7/08 ,  H03L7/18

Abstract: 本发明提供一种锁相环快速锁定鉴频电路，包括依次连接的分频模块、采样模块、比较模块和使能模块；所述分频模块的输入端分别接入锁相环参考时钟信号FREF、环路反馈时钟信号FFB和复位信号RESET；分频模块的输出信号第一正相分频时钟CKP1、第一负相分频时钟CKN1、通路一采样数据D1、第二正相分频时钟CKP2、第二负相分频时钟CKN2和通路二采样数据D2分别与采样模块的输入端相连；所述采样模块输出的第一比较信号Q1、第二比较信号Q2、第三比较信号Q3、第四比较信号Q4、第五比较信号Q5、第六比较信号Q6、第七比较信号Q7和第八比较信号Q8分别与比较模块的输入端相连；电路结构简单，易于实现，可大幅缩小锁相环从上电启动到输出频率稳定达到预定指标所需的时间。

公开(公告)号：CN111510114A

公开(公告)日：2020-08-07

申请号：CN202010426147.2

申请日：2020-05-19

Applicant: 西安微电子技术研究所

Inventor： 曹天骄 ,  刘晓轩 ,  李婷 ,  李海松 ,  吴龙胜

IPC: H03K4/501

Abstract: 本发明公开了一种时钟发生器电路，属于时钟发生器领域。本发明的时钟发生器电路，选择器由S和SN两开关控制，用于选择由偏置电压产生电路输出的参考高电平或参考低电平，比较器的两端分别接选择器的输出和锯齿波，参考电平小于锯齿波时，比较器输出高电平，选择器的两开关S＝0，SN＝1，使选择器输出参考高电平REFH，锯齿波电压不断增大，直至参考电平大于锯齿波，比较器翻转，输出低电平；参考电平大于锯齿波时，过程类似，以上翻转一直持续，从而形成振荡，振荡频率可由REFH和REFL的压差或锯齿信号产生模块的产生速率动态调节。

公开(公告)号：CN110049263A

公开(公告)日：2019-07-23

申请号：CN201910469549.8

申请日：2019-05-31

Applicant: 西安微电子技术研究所

Inventor： 曹天骄 ,  刘晓轩 ,  袁昕 ,  李婷 ,  李海松 ,  吴龙胜

IPC: H04N5/374 ,  H04N5/357

Abstract: 本发明公开了一种用于超大面阵CMOS图像传感器的高速高精度锁相环电路，属于图像传感器技术领域。该锁相环电路，三级交叉耦合互补振荡单元依次反向级联；NM5的栅端接PD信号，NM5的漏端、NM2的栅端、NM3的栅端、NM4的栅端均与输入电压端相连接，NM2的源端、NM3的源端、NM4的源端均与的NM5源端相连，NM2的漏端输出Ictrl1，Ictrl1作为频率调节电流输入第一级；NM3的漏端输出Ictrl2，Ictrl2作为频率调节电流输入第二级；NM4的漏端输出Ictrl3，Ictrl3作为频率调节电流输入第三级。该锁相环电路，提高锁相环内压控振荡器的频率调节范围，并能调节锁相环的振荡器中心频率。

公开(公告)号：CN108762991A

公开(公告)日：2018-11-06

申请号：CN201810569560.7

申请日：2018-06-05

Applicant: 西安微电子技术研究所

Inventor： 李海松 ,  岳红菊 ,  周凤 ,  蒋轶虎 ,  高利军 ,  吴龙胜

IPC: G06F11/18 ,  G06F13/40

CPC classification number: G06F11/183 ,  G06F13/4072

Abstract: 本发明一种抗单粒子翻转效应的LVDS接口发射器电路，包括三组数字控制逻辑，五个多数表决电路和一个驱动电路。针对空间辐射环境特点，对LVDS接口发射器电路数字控制部分进行三模冗余处理，当其中一路数字控制逻辑发生单粒子翻转效应时，LVDS接口发射器电路仍能够正常工作，使发射器电路抗单粒子翻转性能大幅提升；同时，保留驱动电路的单模结构，确保发射器输出驱动电路输出接口电特性保持不变。多数表决电路采用简洁的12管单元结构，减小LVDS接口发射器面积。本发明结构简单，易于实现，适用于常规LVDS接口发射器电路的单粒子翻转效应加固，提高了LVDS接口发射器电路在空间应用中的可靠性。

公开(公告)号：CN120075171A

公开(公告)日：2025-05-30

申请号：CN202510227101.0

申请日：2025-02-27

Applicant: 西安微电子技术研究所

Inventor： 董劭颖 ,  陈卫国 ,  李龙飞 ,  冯海强 ,  马徐瀚 ,  周钰全 ,  王剑峰 ,  李海松 ,  杨靓

IPC: H04L49/25 ,  H04L65/40 ,  H04L69/22

Abstract: 本发明属于计算机网络技术领域，涉及一种TSN交换器的数据接收与转发存储控制方法和系统。本发明在交换器的端口为数据帧的前段添加时间敏感网络标签，得到含有时间敏感网络标签的数据帧。根据含有时间敏感网络标签的数据帧获取状态信息，根据状态信息判断数据帧的类型。对于PTP数据帧，从数据帧中提取出有效信息并完成解析后，将解析结果送入PM子系统，完成本地时钟授时校准。对于ST/RC数据帧和BE/CFG数据帧，提取数据帧信息并进行解析并获取转发端口类型，对相应的数据帧进行单端口转发或多端口转发，请求相应的数据帧存储区进行数据帧存储。本发明能够实现数据帧的多端口的交换接收与存储，有利于减少数据帧接收延迟，提高了数据帧处理效率。

公开(公告)号：CN119938430A

公开(公告)日：2025-05-06

申请号：CN202510041975.7

申请日：2025-01-10

Applicant: 西安微电子技术研究所

Inventor： 游军 ,  高宜楠 ,  宫瑶 ,  黄媛媛 ,  李海松 ,  杨靓 ,  李磊

IPC: G06F11/26 ,  G06F11/3668

Abstract: 本发明公开了一种流水级指令的原型验证方法、装置、设备及介质，旨在于解决现有验证手段缺乏对数据关联性考虑的技术问题。该方法包括对处理器的指令集进行分类并生成测试用例以验证指令在流水线中的执行过程，并在硬件平台上执行生成的测试用例以验证指令流水线的实际执行情况。该方法能够全面考虑指令之间的数据相关性和控制相关性，有效发现和解决指令流水线设计中的数据冲突和控制冲突问题，提高验证的覆盖率和准确性。本发明还提供了一种流水级指令的原型验证装置、设备及计算机可读存储介质，以实现该方法的实际应用。

公开(公告)号：CN119758042A

公开(公告)日：2025-04-04

申请号：CN202510101315.3

申请日：2025-01-22

Applicant: 西安微电子技术研究所

Inventor： 冯海强 ,  马徐瀚 ,  张康 ,  王凯乐 ,  董劭颖 ,  李龙飞 ,  王剑峰 ,  李海松 ,  杨靓

IPC: G01R31/28

Abstract: 本发明涉及一种以太网交换器动态老炼方法及系统，旨在于解决缺少一种针对以太网交换器的动态老炼方案的技术问题。方法包括确定电路最大功耗，根据功耗确定端口回环路径，配置回环控制路径表及VLAN端口控制表，输入数据进行老炼测试。系统涵盖数据获取、回环路径确定、配置和测试模块。该方案通过综合考虑环境温度、封装热阻、芯片结温及电路功耗，选择合适的回环路径，实现广播帧在各端口的依次循环转发，提高测试效率和准确性，确保以太网交换器的稳定性和可靠性，填补了以太网交换器动态老炼领域的技术空白。

公开(公告)号：CN119558246A

公开(公告)日：2025-03-04

申请号：CN202411664145.1

申请日：2024-11-20

Applicant: 西安微电子技术研究所

Inventor： 赵翠华 ,  李磊 ,  黄九余 ,  朱青 ,  罗敏涛 ,  肖建青 ,  马良骥 ,  黄巾 ,  李海松 ,  杨靓

IPC: G06F30/333 ,  G01R31/28

Abstract: 本发明提供一种包含片内振荡器的MCU电路结构及测试方法，主要针对默认时钟为片内振荡器的MCU，在MCU总线上挂接有模式控制寄存器，该模式控制寄存器用于控制MCU在正常工作模式、回环测试模式和片外时钟测试模式切换，其中，回环测试模式用于通过模块互连配置将多个同一功能通信模块输入输出管脚相连，进行批量ATE测试；片外时钟测试模式用于采用片外时钟输入，进行单路通信模块及复杂通信模块的ATE测试。本发明在不增加MCU对外管脚以及不增加ATE测试板外围器件的情况下，可以完成包含片内振荡器MCU的全模块全功能测试，且支持MCU的批量测试。