-
公开(公告)号：CN113992485A
公开(公告)日：2022-01-28
申请号：CN202111258539.3
申请日：2021-10-27
Applicant: 西安微电子技术研究所
IPC: H04L25/03
Abstract: 本发明公开了一种判决反馈均衡电路和高速信号信道传输结构，判决反馈均衡电路通过对比判决反馈均衡正向最大补偿后幅值与反向最大补偿后幅值，获得后标分量在两种情况下均衡滤波器对输入信号的补偿情况，并实时调整滤波器控制系数，优化判决反馈均衡电路的均衡方案，使均衡后信号达到最佳状态。均衡算法简单，控制环路明确，电路结构实现容易。当判决反馈均衡正向最大补偿后幅值绝对值小于反向最大补偿后幅值绝对值时，需要增加均衡滤波器系数的绝对值；当判决反馈均衡正向最大补偿后幅值绝对值大于反向最大补偿后幅值绝对值时，需要减小均衡滤波器系数的绝对值。
-
公开(公告)号：CN119906413A
公开(公告)日：2025-04-29
申请号：CN202411703776.X
申请日：2024-11-26
Applicant: 西安微电子技术研究所
IPC: H03K19/0175 , H03K19/173 , H03K19/003 , H03K19/20
Abstract: 本发明提出一种具有上下电过程输出状态控制的双电源三态输出电路及其工作方法，包括逻辑控制电路，弱上下拉电平转换电路，驱动电路；逻辑控制电路由内核逻辑电压供电，弱上下拉电平转换电路由输入输出单元电压和内核逻辑电压供电，驱动电由输入输出单元电压供电。针对输入输出单元电压供电、内核逻辑电压未供电的情况，通过在三态输出单元中增加输入输出电压供电的弱上下拉电路，在内核逻辑电压没有供电时，控制三态输出单元电平转换电路的输入节点电压，让驱动电路中的上拉驱动管和下拉驱动管都处于关闭状态，确保此时三态输出单元工作在三态模式，避免应用系统出现大电流的异常工作情况，避免总线出现信号竞争而引起大电流的问题。
-
公开(公告)号：CN113346880B
公开(公告)日：2023-07-11
申请号：CN202110663155.3
申请日：2021-06-15
Applicant: 西安微电子技术研究所
Abstract: 本发明公开基于时钟标定的可调时间三模冗余时钟产生的系统及方法，本发明针对普通时间三模冗余结构中三路时钟间隔受到工艺、电压和温度影响变化大的问题，提出一种利用系统时钟信号标定的可调时间三模冗余时钟产生方法，实现不同应用环境和场景下三模时钟时间间隔的精确设置，缓解工艺、电压和温度对三模时钟间隔时间的影响，可以进一步提高超大规模集成的工作频率和性能。
-
公开(公告)号：CN113422603B
公开(公告)日：2023-06-20
申请号：CN202110663180.1
申请日：2021-06-15
Applicant: 西安微电子技术研究所
IPC: H03L7/08
Abstract: 本发明公开了一种SET检测电路、方法和芯片，锁定检测模块输入端分别连接有clk0和clk360，锁定检测模块输出端连接有lock_l0；差分时钟判决电路的反相器和传输门的输入端分别连接有两个差分信号，两个差分信号为一对互补的差分信号，反相器和传输门的输出端连接异或门输入端，异或门输出端连接触发器的d端口；触发器的ck端口连接有clk0；触发器的rstb端口连接锁定检测模块输出端；触发器的q端口与与非门第一输入端连接，与非门的第二输入端连接有tie_high，与非门的输出端连接有lock_l1。既保留了常态电路中的锁定检测功能，还能够检测压控延迟线中出现的两种特殊的SET响应。
-
公开(公告)号：CN113422603A
公开(公告)日：2021-09-21
申请号：CN202110663180.1
申请日：2021-06-15
Applicant: 西安微电子技术研究所
IPC: H03L7/08
Abstract: 本发明公开了一种SET检测电路、方法和芯片，锁定检测模块输入端分别连接有clk0和clk360，锁定检测模块输出端连接有lock_l0；差分时钟判决电路的反相器和传输门的输入端分别连接有两个差分信号，两个差分信号为一对互补的差分信号，反相器和传输门的输出端连接异或门输入端，异或门输出端连接触发器的d端口；触发器的ck端口连接有clk0；触发器的rstb端口连接锁定检测模块输出端；触发器的q端口与与非门第一输入端连接，与非门的第二输入端连接有tie_high，与非门的输出端连接有lock_l1。既保留了常态电路中的锁定检测功能，还能够检测压控延迟线中出现的两种特殊的SET响应。
-
Patent Agency Ranking
公开(公告)号：CN108762991A
公开(公告)日：2018-11-06
申请号：CN201810569560.7
申请日：2018-06-05
Applicant: 西安微电子技术研究所
CPC classification number: G06F11/183 , G06F13/4072
Abstract: 本发明一种抗单粒子翻转效应的LVDS接口发射器电路，包括三组数字控制逻辑，五个多数表决电路和一个驱动电路。针对空间辐射环境特点，对LVDS接口发射器电路数字控制部分进行三模冗余处理，当其中一路数字控制逻辑发生单粒子翻转效应时，LVDS接口发射器电路仍能够正常工作，使发射器电路抗单粒子翻转性能大幅提升；同时，保留驱动电路的单模结构，确保发射器输出驱动电路输出接口电特性保持不变。多数表决电路采用简洁的12管单元结构，减小LVDS接口发射器面积。本发明结构简单，易于实现，适用于常规LVDS接口发射器电路的单粒子翻转效应加固，提高了LVDS接口发射器电路在空间应用中的可靠性。
-
公开(公告)号：CN119906410A
公开(公告)日：2025-04-29
申请号：CN202411728277.6
申请日：2024-11-28
Applicant: 西安微电子技术研究所
IPC: H03K19/003 , H03K19/20
Abstract: 本发明提出一种防止下电过程异常跳变的双电源输出电路及工作方法，其目的是在内核逻辑电压先下电、输入输出单元电压后下电的情况，防止输出电路的输出信号状态发生异常跳变。该电路包括具有保持功能的电平转换器、驱动电路、内核逻辑电压监控电路和比较器。利用具有保持功能的电平转换器，并通过比较带隙基准输出参考电压与内核逻辑监控输出电压对其控制，当内核逻辑电压先下电、输入输出单元电压后下电时，比较器输出低电平，双电源输出电路处于保持工作模式，输出信号状态保持稳定，防止与该输出电路相连的外部器件执行错误操作。
-
公开(公告)号：CN116822426A
公开(公告)日：2023-09-29
申请号：CN202310547557.6
申请日：2023-05-15
Applicant: 西安微电子技术研究所
IPC: G06F30/3312 , G06F115/08
Abstract: 本发明公开了一种数模混合IP的时序生成方法、系统、装置及介质，包括：获取数模混合IP的时序弧需求；基于数模混合IP的时序弧需求，提取数模混合IP中数字模块的时序弧的时序信息库文件；基于数模混合IP的时序弧需求，生成数模混合IP中与模拟模块相关的伪时序弧的时序信息库文件；基于时序弧的时序信息库文件和伪时序弧的时序信息库文件，生成数模混合IP的时序信息库文件。本发明的整个过程不需要调用电路仿真器进行仿真，不需要人工推算与整理，只需用户输入时序弧需求，即可快速、高效的生成数模混合IP的时序信息库文件，解决了相关技术中数模混合IP的时序生成时繁琐易错、需求大量计算和存储资源及生成耗时等问题。
-
-
公开(公告)号：CN113346880A
公开(公告)日：2021-09-03
申请号：CN202110663155.3
申请日：2021-06-15
Applicant: 西安微电子技术研究所
Abstract: 本发明公开基于时钟标定的可调时间三模冗余时钟产生的系统及方法，本发明针对普通时间三模冗余结构中三路时钟间隔受到工艺、电压和温度影响变化大的问题，提出一种利用系统时钟信号标定的可调时间三模冗余时钟产生方法，实现不同应用环境和场景下三模时钟时间间隔的精确设置，缓解工艺、电压和温度对三模时钟间隔时间的影响，可以进一步提高超大规模集成的工作频率和性能。
-
-
-
-
-
-
-
-
-
Search Results
11
records
(took 0.019 seconds)
