-
公开(公告)号：CN102880770A
公开(公告)日：2013-01-16
申请号：CN201210420775.5
申请日：2012-10-29
Applicant: 无锡江南计算技术研究所
IPC: G06F17/50
Abstract: 一种基于宏指令队列的CPU访存序列仿真模型，包括：指令缓冲模块，其包括与CPU内部的Cache不命中请求悬挂缓冲个数数量相同的指令缓冲，发出的指令利用冗余域携带有所在指令缓冲的缓冲号，以便根据响应原样返回的该指令缓冲号进行正确性检查；二级Cache和淘汰缓冲模块，用于模拟二级Cache和淘汰缓冲的操作，并对二次请求和响应的合法性进行检查；二次请求处理模块，用于模拟对二次请求的处理功能，接收二次请求，并返回相应类型的应答；流控模块，用于模拟一次请求队列和响应队列的流控功能；指令调度模块，用于从多个指令缓冲中调度一个指令执行；指令译码模块，用于执行指令缓冲指令格式到CPU和一致性协议硬件之间的逻辑接口的格式包的转换。
-
公开(公告)号：CN102857518A
公开(公告)日：2013-01-02
申请号：CN201210372405.9
申请日：2012-09-28
Applicant: 无锡江南计算技术研究所
Abstract: 本发明提供了一种PCIE设备之间的PIPE接口直接连接方法和系统。根据本发明的PCIE设备之间的PIPE接口直接连接方法包括：将第一PCIE设备和第二PCIE设备通过PIPE直连控制模块连接；其中所述第一PCIE设备和所述第二PCIE设备均通过除了与物理编码子层PCS和物理媒介适配层PMA的物理特性相关的三个信号之外的标准PIPE2.0协议来与所述PIPE直连控制模块进行信号连接。所述PIPE直连控制模块通过控制逻辑向所述第一PCIE设备和所述第二PCIE设备提供控制信号，所述控制信号与物理编码子层和物理媒介适配层给介质访问控制层的控制信号完全相同。
-
公开(公告)号：CN102821575A
公开(公告)日：2012-12-12
申请号：CN201210324820.7
申请日：2012-09-05
Applicant: 无锡江南计算技术研究所
IPC: H05K7/10
Abstract: 本发明提供芯片互连背板及其分段阶梯阻抗设计方法。芯片互连背板包括：第一插件板、第一背板连接器、第二插件板、第二背板连接器、以及背板母板。第一插件板通过第一背板连接器转接到背板母板。第二插件板通过第二背板连接器转接到背板母板。将第一插件板的第一芯片的第一安装位置至与第一背板连接器的第一连接位置之间的差分印制线，划分成多个第一插件板印制线段；并且从第一安装位置向第一连接位置的方向依次减小多个第一插件板印制线段的阻抗。将第二插件板的第二芯片的安装位置至与第二背板连接器的连接位置之间的差分印制线，划分成多个第二插件板印制线段；并且从第二安装位置向第二连接位置的方向依次减小多个第二插件板印制线段的阻抗。
-
公开(公告)号：CN102788952A
公开(公告)日：2012-11-21
申请号：CN201210325620.3
申请日：2012-09-05
Applicant: 无锡江南计算技术研究所
IPC: G01R31/28
Abstract: 本发明提供了一种芯片测试方法。建立用于模拟待测芯片的芯片功能的参考模型。将随机测试激励在参考模型中运行，并且将随机测试激励的运行轨迹利用MD5算法进行压缩，以便得到一个标准参考值。将与随机测试激励一致的随机测试程序和MD5算法程序加载到芯片中，并且，所述MD5算法程序与所述第二步骤中的MD5算法相对应。使芯片运行随机测试程序。使芯片运行MD5算法程序，从而把随机测试激励的运行轨迹压缩成实际运行值。将芯片的实际运行值从芯片中扫描出来。将从芯片中扫描出来的实际运行值与参考模型的标准参考值进行比较，从而验证芯片的功能正确性。
-
公开(公告)号：CN102761473A
公开(公告)日：2012-10-31
申请号：CN201110110822.1
申请日：2011-04-29
Applicant: 无锡江南计算技术研究所
Abstract: 一种建立部件模型间通信的模拟方法，包括：将所述部件模型以矩阵形式分布，确定所述矩阵的维数；根据所述部件模型的类型，将所述矩阵分成子矩阵，基于所述矩阵的维数及所述子矩阵在所述矩阵中的位置生成分布表达式；基于所述部件模型在所述矩阵中的位置坐标和待模拟的部件模型间的连接关系生成连接关系表达式；检查所述分布表达式和连接关系表达式的逻辑是否正确，若正确则基于所述连接关系表达式，生成并行事务级模拟系统的描述文件。本发明公开的技术方案提高了并行事务级模拟系统的开发效率，降低了维护部件模型和并行事务级模拟系统的开销。
-
Patent Agency Ranking
公开(公告)号：CN102761464A
公开(公告)日：2012-10-31
申请号：CN201110110816.6
申请日：2011-04-29
Applicant: 无锡江南计算技术研究所
Abstract: 一种计算机集群系统及其通信方法，所述计算机集群系统的通信方法包括：发送结点在会议频道发送通信控制帧，所述通信控制帧包括传输数据帧的数据传输频道的标识，基于天线单元传送的无线射频信号的频段分配会议频道和数据传输频道；接收结点在所述会议频道接收到所述通信控制帧后，发送确认帧；所述发送结点在所述会议频道接收到所述接收结点的确认帧后，切换至所述数据传输频道发送数据帧；所述接收结点切换至所述数据传输频道接收所述发送结点发送的数据帧。所述计算机集群系统及其通信方法降低了计算机结点之间的连线复杂性，提高了机壳内体积的利用率及机壳内计算机结点的组装密度。并且实现了各计算机结点间的通信的便利性和灵活性。
-
公开(公告)号：CN102043748B
公开(公告)日：2012-10-31
申请号：CN200910196996.7
申请日：2009-10-13
Applicant: 无锡江南计算技术研究所
Abstract: 本发明提供了一种PCIe测试平台，包括：第一主机；第二主机；测试板，所述测试板包括位于所述测试板上的PCIe插座，与PCIe插座相连的PCIe交换单元，与PCIe交换单元相连的PCIe插槽和PCIe连接器，所述测试板上的PCIe插座和第一主机以及第二主机相连。本发明可以连接更多的待检测设备，因此可以实现同时对更多的待检测设备进行检测，提高了测试平台的利用率，并且可以实现远距离的测试。
-
公开(公告)号：CN102087536B
公开(公告)日：2012-08-08
申请号：CN200910200118.8
申请日：2009-12-07
Applicant: 无锡江南计算技术研究所
IPC: G06F1/16
Abstract: 一种刀片装置，包括：至少两块处理器卡，每块处理器卡上包括至少一个CPU以及第一接口；接口装置，适于连接处理器卡，包括至少一对第二接口；所述处理器卡通过其第一接口与所述第二接口的连接实现连接至所述接口装置；其中，每对所述第二接口设置于所述接口装置同侧的同一表面，且两个所述第二接口之间的水平间距不超过与之相连接的任一块处理器卡的长度。本发明通过与所述接口装置相水平的方向上设置一对接口，用于连接两块在垂直方向上重叠的处理器卡，以及所述接口装置水平方向上的可扩展性，从而能够在同一刀片装置上安装高达4块或8块的处理器卡，实现刀片装置的高组装密度和高可维性。
-
公开(公告)号：CN102567123A
公开(公告)日：2012-07-11
申请号：CN201010612615.1
申请日：2010-12-29
Applicant: 无锡江南计算技术研究所
Abstract: 本发明公开了一种计算机通信连接方法及系统。一种计算机通信连接方法，包括：确定每个通信进程连接的最大通信进程数量；获取所有通信进程的总数量，并依据所述每个通信进程连接的最大通信进程数量，将通信进程划分为至少两组进程组；进程组内的各个通信进程与同进程组内的其他通信进程建立连接；不同进程组内部分通信进程之间建立连接。应用上述技术方案，所有通信进程之间不需要全部建立连接，相对于现有技术来说，本技术方案在保证全部进程通信的同时，采用分组以及不同进程组内部分通信进程建立连接，降低每个通信进程所需QP的数量，减少内存需求量，进而提高了通信连接的可扩展性。
-
公开(公告)号：CN101452394B
公开(公告)日：2012-05-23
申请号：CN200710094327.X
申请日：2007-11-28
Applicant: 无锡江南计算技术研究所
Abstract: 一种编译方法和编译器。所述编译方法包括：识别包含第一指令的循环，所述循环在执行过程中有确定的控制参数，所述循环不包含转移指令，且所有的第一指令不存在迭代间的相关性；统计所述循环中第一指令和第二指令的指令数，并根据第一指令执行部件和第二指令执行部件的执行能力计算循环展开次数和第一指令转换成第二指令的循环次数；若所述循环展开次数不等于1，对所述循环进行循环展开，并根据所述第一指令转换成第二指令的循环次数将所述循环展开中的第一指令转换成对应的第二指令。所述编译方法和编译器可以充分利用处理器中的指令执行部件的并行性，提高程序的执行效率，减轻用户的编程负担。
-
-
-
-
-
-
-
-
-
Search Results
1256
records
(took 0.042 seconds)
