-
公开(公告)号：CN118590442A
公开(公告)日：2024-09-03
申请号：CN202410808889.X
申请日：2024-06-21
Applicant: 无锡江南计算技术研究所
Abstract: 本申请涉及一种网络流量拥塞控制方法、装置、设备、介质和产品。所述方法包括：获取目标发送设备发送的目标通信数据包和各接收设备发送的响应数据；根据目标通信数据包和响应数据，确定目标信道对应的流量状态信息，目标信道的起点为目标发送设备，终点为目标接收设备，目标接收设备为各接收设备中的一个；在流量状态信息符合预设的通信条件的情况下，通过目标信道将目标通信数据包发送至目标接收设备。采用本方法能够降低网络流量拥塞控制方法的复杂度。
-
公开(公告)号：CN105389275B
公开(公告)日：2018-02-06
申请号：CN201510790581.8
申请日：2015-11-17
Applicant: 无锡江南计算技术研究所
IPC: G06F13/28 , G06F13/364 , G06F13/24
Abstract: 本发明提供了一种基于AMBA架构的虚拟PCIe‑PCI桥接系统，包括：配置读写模块、中断模块、IO请求模块、IO响应模块、DMA请求模块、DMA响应模块、AMBA路由表模块以及PCIe‑PCI桥接口模块。
-
公开(公告)号：CN105471848A
公开(公告)日：2016-04-06
申请号：CN201510789678.7
申请日：2015-11-17
Applicant: 无锡江南计算技术研究所
IPC: H04L29/06
CPC classification number: H04L63/16 , H04L63/0236 , H04L63/0428
Abstract: 本发明提供了一种以太网控制器安全增强设计方法。在加解密模式下，使得以太网控制器执行下述操作：通过AMBA总线接口模块与外部主机系统进行控制流和数据流通信；通过DMA引擎模块分别实现发送和接收方向用于不同总线访问配置的数据的传输；通过协议过滤封装模块分别对发送和接收方向的以太网帧数据进行解析和过滤，将需要加解密的链路层或者网络层协议数据发往数据加解密模块，并对返回的数据重新封装；通过数据加解密模块采用硬件算法处理数据；通过MAC事务模块发送和接收数据缓冲；通过PHY接口模块与外部PHY芯片进行数据通信。
-
公开(公告)号：CN105471848B
公开(公告)日：2018-07-03
申请号：CN201510789678.7
申请日：2015-11-17
Applicant: 无锡江南计算技术研究所
IPC: H04L29/06
Abstract: 本发明提供了一种以太网控制器安全增强设计方法。在加解密模式下，使得以太网控制器执行下述操作：通过AMBA总线接口模块与外部主机系统进行控制流和数据流通信；通过DMA引擎模块分别实现发送和接收方向用于不同总线访问配置的数据的传输；通过协议过滤封装模块分别对发送和接收方向的以太网帧数据进行解析和过滤，将需要加解密的链路层或者网络层协议数据发往数据加解密模块，并对返回的数据重新封装；通过数据加解密模块采用硬件算法处理数据；通过MAC事务模块发送和接收数据缓冲；通过PHY接口模块与外部PHY芯片进行数据通信。
-
公开(公告)号：CN105354167B
公开(公告)日：2018-01-19
申请号：CN201510790131.9
申请日：2015-11-17
Applicant: 无锡江南计算技术研究所
IPC: G06F13/42
Abstract: 本发明提供了一种PCI桥次级总线复位的缓冲排空方法，包括：在PCI桥收到上层系统的PCI桥次级总线复位命令后，使得PCI桥次级总线端的所有逻辑复位，使得PCI桥的PCI配置寄存器中的三级总线寄存器不复位，而且使得该三级总线寄存器只接收系统上电复位控制，同时使得PCI桥的CPL请求接收缓冲只接收上电复位控制，并且使得PCI桥次级总线端的接收向量仲裁器在复位期间不仲裁任何请求。
-
Patent Agency Ranking
公开(公告)号：CN105354167A
公开(公告)日：2016-02-24
申请号：CN201510790131.9
申请日：2015-11-17
Applicant: 无锡江南计算技术研究所
IPC: G06F13/42
CPC classification number: G06F13/4221 , G06F2213/0024
Abstract: 本发明提供了一种PCI桥次级总线复位的缓冲排空方法，包括：在PCI桥收到上层系统的PCI桥次级总线复位命令后，使得PCI桥次级总线端的所有逻辑复位，使得PCI桥的PCI配置寄存器中的三级总线寄存器不复位，而且使得该三级总线寄存器只接收系统上电复位控制，同时使得PCI桥的CPL请求接收缓冲只接收上电复位控制，并且使得PCI桥次级总线端的接收向量仲裁器在复位期间不仲裁任何请求。
-
公开(公告)号：CN102857518A
公开(公告)日：2013-01-02
申请号：CN201210372405.9
申请日：2012-09-28
Applicant: 无锡江南计算技术研究所
Abstract: 本发明提供了一种PCIE设备之间的PIPE接口直接连接方法和系统。根据本发明的PCIE设备之间的PIPE接口直接连接方法包括：将第一PCIE设备和第二PCIE设备通过PIPE直连控制模块连接；其中所述第一PCIE设备和所述第二PCIE设备均通过除了与物理编码子层PCS和物理媒介适配层PMA的物理特性相关的三个信号之外的标准PIPE2.0协议来与所述PIPE直连控制模块进行信号连接。所述PIPE直连控制模块通过控制逻辑向所述第一PCIE设备和所述第二PCIE设备提供控制信号，所述控制信号与物理编码子层和物理媒介适配层给介质访问控制层的控制信号完全相同。
-
公开(公告)号：CN105389275A
公开(公告)日：2016-03-09
申请号：CN201510790581.8
申请日：2015-11-17
Applicant: 无锡江南计算技术研究所
IPC: G06F13/28 , G06F13/364 , G06F13/24
CPC classification number: G06F13/28 , G06F13/24 , G06F13/364 , G06F2213/0024
Abstract: 本发明提供了一种基于AMBA架构的虚拟PCIe-PCI桥接系统，包括：配置读写模块、中断模块、IO请求模块、IO响应模块、DMA请求模块、DMA响应模块、AMBA路由表模块以及PCIe-PCI桥接口模块。
-
公开(公告)号：CN105389276B
公开(公告)日：2018-02-06
申请号：CN201510790882.0
申请日：2015-11-17
Applicant: 无锡江南计算技术研究所
Abstract: 本发明提供了一种基于AMBA总线架构的LPC主机控制器装置，用于实现AMBA总线架构上的AHB和AXI总线与LPC总线之间的数据通信，包括：AHB总线、AXI总线、AHB从接口模块、AXI主接口模块、LPC总线接口模块、LPC主模块和DMA引擎模块；其中AHB总线接口和LPC总线接口之间实现了LPC 1.1总线协议中规定的输入输出、存储器、固件三种周期类型的数据传输，而AXI总线接口和LPC总线接口之间实现了LPC 1.1总线协议中规定的DMA周期类型的数据传输。
-
公开(公告)号：CN105389276A
公开(公告)日：2016-03-09
申请号：CN201510790882.0
申请日：2015-11-17
Applicant: 无锡江南计算技术研究所
CPC classification number: G06F13/28 , G06F13/24 , G06F2213/0024
Abstract: 本发明提供了一种基于AMBA总线架构的LPC主机控制器装置，用于实现AMBA总线架构上的AHB和AXI总线与LPC总线之间的数据通信，包括：AHB总线、AXI总线、AHB从接口模块、AXI主接口模块、LPC总线接口模块、LPC主模块和DMA引擎模块；其中AHB总线接口和LPC总线接口之间实现了LPC 1.1总线协议中规定的输入输出、存储器、固件三种周期类型的数据传输，而AXI总线接口和LPC总线接口之间实现了LPC 1.1总线协议中规定的DMA周期类型的数据传输。
-
-
-
-
-
-
-
-
-
Search Results
12
records
(took 0.033 seconds)
