-
公开(公告)号：CN101388375A
公开(公告)日：2009-03-18
申请号：CN200810149113.2
申请日：2008-09-12
Applicant: 株式会社东芝
IPC: H01L23/488 , H01L21/50 , H01L21/60
CPC classification number: H01L24/85 , H01L23/4952 , H01L23/49582 , H01L24/16 , H01L24/45 , H01L24/48 , H01L24/73 , H01L24/81 , H01L2224/0401 , H01L2224/05624 , H01L2224/05644 , H01L2224/05647 , H01L2224/13099 , H01L2224/16 , H01L2224/16225 , H01L2224/291 , H01L2224/29339 , H01L2224/32245 , H01L2224/45015 , H01L2224/45144 , H01L2224/4554 , H01L2224/456 , H01L2224/45647 , H01L2224/48091 , H01L2224/48225 , H01L2224/48227 , H01L2224/48247 , H01L2224/48465 , H01L2224/48624 , H01L2224/48644 , H01L2224/48647 , H01L2224/48724 , H01L2224/48744 , H01L2224/48747 , H01L2224/73265 , H01L2224/81192 , H01L2224/81801 , H01L2224/85203 , H01L2224/85205 , H01L2224/85909 , H01L2224/8592 , H01L2224/92 , H01L2224/92247 , H01L2924/00014 , H01L2924/01006 , H01L2924/01013 , H01L2924/01029 , H01L2924/01033 , H01L2924/01047 , H01L2924/01078 , H01L2924/01079 , H01L2924/01082 , H01L2924/014 , H01L2924/1306 , H01L2924/181 , H01L2924/19043 , H01L2224/85 , H01L2224/78 , H01L2924/00 , H01L2924/00012
Abstract: 本发明提供一种可靠性高并且容易制造，同时不增大半导体器件的大小就能够进一步降低内部电阻的半导体器件及其制造方法。具备：半导体元件(2)、引线(3)、将半导体元件(2)的电极(2a)和引线(3)电连接起来的布线构件(4)，其中布线构件(4)至少被具有导电性的材料覆盖。
-
公开(公告)号：CN101254892A
公开(公告)日：2008-09-03
申请号：CN200810082278.2
申请日：2008-02-29
Applicant: 株式会社东芝
CPC classification number: B81B7/0077 , B81C2203/0136 , B81C2203/0145
Abstract: 本发明提供一种半导体装置及其制造方法，在具有MEMS部的半导体装置中可以提高制造成品率并提高生产率，并且确保高可靠性。该半导体装置具有：半导体基板(2)；MEMS部(3)，形成于半导体基板(2)表面；以及，盖部，与MEMS部(3)离开距离配置，覆盖MEMS部(3)地设置于半导体基板(2)的表面；上述盖部由包围MEMS部(3)的侧壁区域(E)和具有中空层且同半导体基板(2)及侧壁区域(E)一起形成封闭空间的顶板区域(F)构成。
-
公开(公告)号：CN110137078B
公开(公告)日：2024-01-12
申请号：CN201910048651.0
申请日：2019-01-18
Applicant: 株式会社东芝
IPC: H01L21/306 , H01L21/308
Abstract: 本发明的实施方式涉及蚀刻方法、半导体芯片的制造方法及物品的制造方法。抑制在蚀刻后残留的部分变成多孔质。实施方式的蚀刻方法包括：在半导体基板(1)的表面形成包含凸部(3)的凹凸结构；对上述表面中的上述凸部(3)的上表面选择性地形成包含贵金属的催化剂层(6)；和向上述催化剂层(6)供给蚀刻液(7)，基于上述贵金属的作为催化剂的作用将上述半导体基板(1)进行蚀刻。
-
公开(公告)号：CN112542314B
公开(公告)日：2022-08-23
申请号：CN202010914347.2
申请日：2020-09-03
Applicant: 株式会社东芝
Abstract: 本发明的实施方式涉及电容器。提供一种能够实现较大的电容量且不易产生翘曲的电容器。实施方式的电容器具备：导电基板(CS)，具有第一主面与第二主面，所述第一主面包含多个副区域(A1a、A1b)，在所述多个副区域(A1a、A1b)的各个设置分别具有沿一个方向延伸的形状且在宽度方向上排列的多个凹部(TR1a、TR1b)或凸部(WM1a、WM1b)，所述多个副区域的一个以上(A1a)与所述多个副区域的其他一个以上(A1b)的所述多个凹部或凸部的长度方向不同；导电层，覆盖所述多个凹部的侧壁及底面或者所述多个凸部的侧壁及上表面；以及电介质层，夹设于所述导电基板与所述导电层之间。
-
公开(公告)号：CN110137078A
公开(公告)日：2019-08-16
申请号：CN201910048651.0
申请日：2019-01-18
Applicant: 株式会社东芝
IPC: H01L21/306 , H01L21/308
Abstract: 本发明的实施方式涉及蚀刻方法、半导体芯片的制造方法及物品的制造方法。抑制在蚀刻后残留的部分变成多孔质。实施方式的蚀刻方法包括：在半导体基板(1)的表面形成包含凸部(3)的凹凸结构；对上述表面中的上述凸部(3)的上表面选择性地形成包含贵金属的催化剂层(6)；和向上述催化剂层(6)供给蚀刻液(7)，基于上述贵金属的作为催化剂的作用将上述半导体基板(1)进行蚀刻。
-
Patent Agency Ranking
公开(公告)号：CN104617203A
公开(公告)日：2015-05-13
申请号：CN201410812272.1
申请日：2011-06-07
Applicant: 株式会社东芝
CPC classification number: H01L33/44 , H01L33/0079 , H01L33/0095 , H01L33/50 , H01L33/58 , H01L33/62 , H01L2224/16 , H01L2933/0058
Abstract: 根据一个实施例，一种光学半导体装置，包括发光层、透明层、第一金属柱、第二金属柱和密封层。发光层包括第一主表面、第二主表面、第一电极和第二电极。第二主表面是与第一主表面相对的表面，且第一电极和第二电极形成在第二主表面上。透明层设置在第一主表面上。第一金属柱设置在第一电极上。第二金属柱设置在第二电极上。密封层设置在第二主表面上。该密封层被配置为覆盖发光层的侧表面，并且密封第一金属柱和第二金属柱，而使第一金属柱的端部和第二金属柱的端部暴露在外。
-
公开(公告)号：CN104465970A
公开(公告)日：2015-03-25
申请号：CN201410407696.X
申请日：2014-08-19
Applicant: 株式会社东芝
IPC: H01L33/60
CPC classification number: H01L33/405 , H01L33/385 , H01L33/42 , H01L33/502
Abstract: 有关实施方式的半导体发光装置具备包含发光层在内的层叠体、设在上述层叠体之上的第1及第2电极、将上述层叠体、上述第1及第2电极覆盖的绝缘层、电连接在上述第1电极上的第1再配线、电连接在上述第2电极上的第2再配线、和将上述层叠体的侧面覆盖的遮光部。上述第1再配线、上述第2再配线及上述遮光部在与上述绝缘层接触的面上包含对于上述发光层的放射光的反射率为80％以上的部件。
-
公开(公告)号：CN103828053A
公开(公告)日：2014-05-28
申请号：CN201280044655.8
申请日：2012-03-14
Applicant: 株式会社东芝
CPC classification number: H01L27/153 , H01L25/0753 , H01L27/156 , H01L33/0079 , H01L33/505 , H01L33/54 , H01L33/62 , H01L51/50 , H01L2224/24 , H01L2924/12041 , H01L2924/12044 , H01L2933/005 , H01L2933/0066
Abstract: 公开了一种包括多个芯片（3）半导体发光器件（10a）。每一个所述芯片（3）包括：半导体层（15），所述半导体层（15）具有第一面（15a）、形成在与所述第一面（15a）相对的一侧的第二面、以及发光层（12a）；以及被设置在所述第二面上的p侧电极（16）和n侧电极（17），并且每一个所述芯片（3）彼此分离开。p侧外部端子（23a）是电连接至所述第二面一侧上的至少一个所述芯片（3）的所述p侧电极（16）的p侧金属柱（23）的端面。n侧外部端子（24a）是电连接至所述第二面一侧上的至少一个所述芯片（3）的所述n侧电极（17）的n侧金属柱（24）的端面。层（25）将p侧金属柱（23）与n侧金属柱（24）分离开，并且具有比所述半导体层（15）的硬度更低的硬度。
-
公开(公告)号：CN103403890A
公开(公告)日：2013-11-20
申请号：CN201180069018.1
申请日：2011-08-10
Applicant: 株式会社东芝
IPC: H01L33/48 , H01L33/62 , H01L23/498 , H01L33/50 , H01L33/52
CPC classification number: H01L33/36 , H01L21/28 , H01L23/49805 , H01L33/486 , H01L33/50 , H01L33/52 , H01L33/62 , H01L2924/0002 , H01L2924/00
Abstract: 根据一个实施例，发光器件包括半导体层、p侧电极、n侧电极、第一绝缘层（18）、p侧互连层、n侧互连层、和第二绝缘层（25）。半导体层包括第一表面（15a）、与第一表面相对的第二表面、以及发光层。p侧电极（16）设置在第二表面上的包括发光层的区域中。n侧电极（17）设置在第二表面上的不包括发光层的区域中。p侧互连层包括在第三表面（30）处从该第二绝缘层（25）暴露出的p侧外部端子（23a），该第三表面具有的平面取向不同于第一表面的平面取向和第二表面的平面取向。该n侧互连层包括在第三表面（30）处从第二绝缘层（25）暴露出的n侧外部端子（24a）。
-
公开(公告)号：CN103325933A
公开(公告)日：2013-09-25
申请号：CN201310123335.8
申请日：2013-03-08
Applicant: 株式会社东芝
IPC: H01L33/62
CPC classification number: H01L33/62 , H01L25/167 , H01L33/0075 , H01L33/486 , H01L33/52 , H01L33/647 , H01L2224/16245 , H01L2933/0033 , H01L2933/0041 , H01L2933/005 , H01L2933/0066
Abstract: 一种半导体发光器件包括发光单元、第一和第二导电柱、密封单元、以及第一和第二端子。该发光单元包括第一和第二半导体层以及发光层。该发光层设置在第一半导体层上。该第二半导体层设置在该发光层上。该第一导电柱设置在该第一半导体层上。该第二导电柱设置在该第二半导体层上。密封单元覆盖发光单元、第一导电柱、以及第二导电柱中的每一个的侧面。第一端子设置在第一导电柱和密封单元之上。第二端子设置在第二导电柱和密封单元上。
-
-
-
-
-
-
-
-
-
Search Results
43
records
(took 0.036 seconds)
