公开(公告)号：CN109755300B

公开(公告)日：2020-11-10

申请号：CN201811435318.7

申请日：2018-11-28

Applicant: 株洲中车时代半导体有限公司

Inventor： 朱春林 ,  王亚飞 ,  王彦刚 ,  覃荣震 ,  戴小平 ,  罗海辉 ,  刘国友

IPC: H01L29/423 ,  H01L29/739

Abstract: 本发明公开了一种沟槽IGBT芯片，包括：N型衬底；多个条形沟槽栅极，其沿N型衬底表面延伸且平行分布；多个辅助栅极，其垂直于条形沟槽栅极的长度方向，以将多个条形沟槽栅极之间的区域隔离为多个有源区和多个陪区，有源区和陪区交替排列；其中，有源区设置有N+区、P+区、P阱区和N阱区：陪区未设置N+区、P+区、P阱区和N阱区；发射极金属层，其与N+区和P+区接触。本发明可以通过在沟槽IGBT芯片单胞内有源区和陪区之间引入辅助栅极，从而对有源区和陪区两者间进行有效隔离，避免二者之间工作中相互干扰，进而可以分别对有源区和陪区有针对性设计以实现芯片性能的总体优化。

公开(公告)号：CN113035705B

公开(公告)日：2024-05-28

申请号：CN201911357619.7

申请日：2019-12-25

Applicant: 株洲中车时代半导体有限公司

Inventor： 曹申 ,  赵艳黎 ,  龚芷玉 ,  王志成 ,  李诚瞻 ,  戴小平

IPC: H01L21/3065 ,  H01L21/04 ,  H01L21/67

Abstract: 本发明公开了一种改善碳化硅晶圆翘曲度的方法，通过在碳化硅晶圆背面进行干法刻蚀改善碳化硅晶圆翘曲度。所述方法包括如下步骤：S1.在碳化硅晶圆的正面进行离子注入；S2.在步骤S1得到的碳化硅晶圆的背面进行干法刻蚀；S3.将步骤S2得到的晶圆的正面进行后续光刻工艺。本发明通过在碳化硅晶圆背面进行干法刻蚀，补偿因离子注入等工艺引起的翘曲度增大，改善碳化硅晶圆的翘曲度，满足光刻对准工艺对翘曲度的严格要求以及降低半导体设备自动搬运晶圆过程中掉片、碎片等风险。

公开(公告)号：CN111599859B

公开(公告)日：2023-06-23

申请号：CN201910130201.6

申请日：2019-02-21

Applicant: 株洲中车时代半导体有限公司

Inventor： 王亚飞 ,  王政英 ,  朱春林 ,  苏元洪 ,  王彦刚 ,  戴小平

IPC: H01L29/74 ,  H01L21/332

Abstract: 本发明公开了一种具有过压保护功能的晶闸管及制造方法，晶闸管包括：依次设置的由第一导电类型半导体材料制成的第一导电层、由第二导电类型半导体材料制成的衬底层和由第一导电类型半导体材料制成的第二导电层；在第一导电层的远离衬底层的一面上设置的阳极金属电极；在第二导电层内间隔设置的由第二导电类型半导体材料制成的发射极区；及在第二导电层上对应发射极区分别设置的浮空金属电极和阴极金属电极，衬底层向第二导电层的方向延伸将第二导电层分隔成两个第二导电区，两个第二导电区内均设置发射极区；两个第二导电区均包括基部和沿基部朝向另一第二导电区延伸的延伸部。本发明的结构简单，能够与IGBT模块并联后保护IGBT模块不被过电压损坏。

公开(公告)号：CN111128717B

公开(公告)日：2022-10-04

申请号：CN201811273390.4

申请日：2018-10-30

Applicant: 株洲中车时代半导体有限公司

Inventor： 郑昌伟 ,  龚芷玉 ,  张文杰 ,  赵艳黎 ,  李诚瞻 ,  戴小平

IPC: H01L21/308 ,  H01L29/06 ,  H01L29/16 ,  H01L29/423 ,  H01L21/336 ,  H01L29/78

Abstract: 本发明公开了一种碳化硅沟槽结构的制造方法，包括如下步骤，在碳化硅晶圆表面上生长第一刻蚀掩膜层；在碳化硅晶圆待制作沟槽区域的上方形成光刻胶；生长覆盖第一刻蚀掩膜层和光刻胶的第二刻蚀掩膜层；去除位于光刻胶上的部分第二刻蚀掩膜层和光刻胶，并形成第二刻蚀掩膜层的沟槽刻蚀窗口；利用带有沟槽刻蚀窗口的第二刻蚀掩膜层对第一刻蚀掩膜层进行刻蚀，形成第一刻蚀掩膜层的沟槽刻蚀窗口；分别以带有沟槽刻蚀窗口的第一、二刻蚀掩膜层为掩膜进行初步刻蚀和二次刻蚀，以形成目标沟槽。本发明实现了高深宽比、侧壁垂直且底部圆滑的碳化硅沟槽结构的制造，同时还实现了高速率刻蚀。

公开(公告)号：CN114613674A

公开(公告)日：2022-06-10

申请号：CN202011419917.7

申请日：2020-12-07

Applicant: 株洲中车时代半导体有限公司

Inventor： 李诚瞻 ,  罗烨辉 ,  郑昌伟 ,  赵艳黎 ,  刘芹 ,  戴小平

IPC: H01L21/336 ,  H01L29/10 ,  H01L29/78

Abstract: 本发明提供了一种碳化硅MOSFET器件的制备方法，包括步骤1，在n+碳化硅衬底上生长n‑外延层；步骤2，生长p阱外延层；步骤3，生长p+外延层；步骤4，生长p‑外延层；步骤5，形成JFET区n+注入层；步骤6，形成JFET区n‑注入层；步骤7，形成源极n+接触层；步骤8，形成源极p++接触层；步骤9，在高温激活炉中退火；步骤10，在高温氧化炉中干氧热氧化生长栅氧化层；步骤11，在二氧化硅栅介质上淀积多晶硅，形成栅电极；步骤12，在源区N+接触、P++接触和n+碳化硅衬底背面淀积金属，退火后形成欧姆接触，形成源电极和漏电极；本发明提供的碳化硅MOSFET器件的制备方法能减小注入引起沟道电子迁移率降低负面影响，降低器件的导通电阻，提升电流输出能力。

公开(公告)号：CN109768075B

公开(公告)日：2021-10-01

申请号：CN201711097975.0

申请日：2017-11-09

Applicant: 株洲中车时代半导体有限公司

Inventor： 刘国友 ,  朱利恒 ,  戴小平 ,  罗海辉 ,  黄建伟

IPC: H01L29/06 ,  H01L29/861 ,  H01L21/329

Abstract: 本发明公开了一种FCE二极管及其制造方法。所述FCE二极管包括：漂移层；位于漂移层的第一表面上的P型层；位于漂移层的第二表面上的N‑缓冲层；通过向N‑缓冲层注入N型离子而形成的N++掺杂层，其中N++掺杂层的厚度小于N‑缓冲层的厚度；通过刻蚀N++掺杂层而形成的多个N++掺杂区以及每两个相邻N++掺杂区之间的沟槽，沟槽的底部10接触所述N‑缓冲层；通过沟槽向N‑缓冲层注入P型离子而形成的不与N++掺杂区接触的P++掺杂区，其中P++掺杂区的厚度小于N‑缓冲层的厚度。采用本发明在保证较好的软恢复特性的同时提高P++掺杂区的接触效果，进而同时降低了FCE二极管阴极面的接触电阻。

公开(公告)号：CN113035705A

公开(公告)日：2021-06-25

申请号：CN201911357619.7

申请日：2019-12-25

Applicant: 株洲中车时代半导体有限公司

Inventor： 曹申 ,  赵艳黎 ,  龚芷玉 ,  王志成 ,  李诚瞻 ,  戴小平

IPC: H01L21/3065 ,  H01L21/04 ,  H01L21/67

Abstract: 本发明公开了一种改善碳化硅晶圆翘曲度的方法，通过在碳化硅晶圆背面进行干法刻蚀改善碳化硅晶圆翘曲度。所述方法包括如下步骤：S1.在碳化硅晶圆的正面进行离子注入；S2.在步骤S1得到的碳化硅晶圆的背面进行干法刻蚀；S3.将步骤S2得到的晶圆的正面进行后续光刻工艺。本发明通过在碳化硅晶圆背面进行干法刻蚀，补偿因离子注入等工艺引起的翘曲度增大，改善碳化硅晶圆的翘曲度，满足光刻对准工艺对翘曲度的严格要求以及降低半导体设备自动搬运晶圆过程中掉片、碎片等风险。

公开(公告)号：CN107564815B

公开(公告)日：2021-05-14

申请号：CN201610507639.8

申请日：2016-06-30

Applicant: 株洲中车时代半导体有限公司

Inventor： 刘国友 ,  覃荣震 ,  朱利恒 ,  罗海辉 ,  黄建伟 ,  戴小平

IPC: H01L21/331 ,  H01L21/28 ,  H01L29/423 ,  H01L29/739

Abstract: 一种制作功率半导体的方法，该方法包括：步骤一、在衬底上形成预设厚度的栅氧化层；步骤二、对预设厚度的栅氧化层进行刻蚀，使得栅氧化层具有多种厚度，其中，栅氧化层的厚度从第一端到第二端呈现逐渐增大的趋势；步骤三、在刻蚀后的栅氧化层上形成多晶硅层。相较于现有的功率半导体制作方法，本方法制作得到的功率半导体更加平整，其工艺(例如记号对准、光刻及刻蚀等)难度得到有效降低，这样也就有助于提高功率半导体器件的性能以及芯片封装功能的可靠性。