-
公开(公告)号：CN103151337B
公开(公告)日：2016-12-14
申请号：CN201210076897.7
申请日：2012-03-21
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/544
CPC classification number: G01R1/07342 , G01R1/07378 , H01L2224/16225
Abstract: 一种用于晶圆级测试半导体IC封装的被测器件(DUT)的测试探测结构。该结构包括衬底、衬底通孔、形成在衬底的第一表面以接合探测卡的凸块阵列以及在衬底的第二表面上的至少一个探测单元。该探测单元包括形成在衬底的一个表面上的导电探测焊盘以及与该焊盘互连的至少一个微凸块。该焊盘通过通孔电连接到凸块阵列。一些实施例包括多个与焊盘相连接的微凸块，该焊盘被配置为与DUT上的微凸块匹配阵列相接合。在一些实施例中，DUT可以通过从探测卡通过凸块和微凸块阵列施加测试信号进行探测，而不直接探测DUT微凸块。
-
公开(公告)号：CN102778646B
公开(公告)日：2015-06-10
申请号：CN201110345007.3
申请日：2011-11-03
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: G01R31/2884 , G01R1/07378 , G01R31/2834 , G01R31/2886 , H01L22/14 , Y02P80/30
Abstract: 一种三维(3D)集成电路(IC)测试设备包括多个连接装置。当通过多个3D管芯形成的被测装置(DUT)(诸如，中介层或3D IC)在测试模式下运行时，该3D IC测试设备通过各个接口通道(诸如，探针)与DUT连接。连接装置和DUT中的各个硅通孔(TSV)形成TSV链，从而可以同时测试各个TSV的电特性。
-
公开(公告)号：CN102456668B
公开(公告)日：2014-03-12
申请号：CN201110317964.5
申请日：2011-10-18
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/544
CPC classification number: H01L22/14 , H01L22/32 , H01L22/34 , H01L24/02 , H01L24/13 , H01L24/16 , H01L25/0657 , H01L25/50 , H01L2224/0237 , H01L2224/02372 , H01L2224/0401 , H01L2224/13025 , H01L2224/13144 , H01L2224/13147 , H01L2224/16146 , H01L2224/16155 , H01L2224/16225 , H01L2224/81193 , H01L2225/06513 , H01L2225/06517 , H01L2225/06541 , H01L2225/06596 , H01L2924/01005 , H01L2924/01006 , H01L2924/01029 , H01L2924/01033 , H01L2924/01079 , H01L2924/014 , H01L2924/14 , H01L2924/00
Abstract: 将基板上的或者3维集成电路(3DIC)中的多个穿透硅通孔(TSV)链接在一起。将TSV链接在一起，从而增大了电信号。多个测试焊盘能够用于测试TSV。一个测试焊盘接地。剩下的测试焊盘电连接到链中的TSV，或者接地。
-
公开(公告)号：CN102692569A
公开(公告)日：2012-09-26
申请号：CN201110317892.4
申请日：2011-10-18
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: G01R31/31919 , G01R31/318371 , G01R31/318511
Abstract: 一种涉及测试集成电路的自适应测试序列方法包括：彼此相同并且包括集成电路的第一器件和第二器件。根据第一器件的第一测试序列实施第一器件的测试，其中，第一测试序列包括多个排序测试项，并且其中，第一测试序列包括测试项。在测试具有与第一器件相同的结构的多个器件中基于没有通过测试项的频率计算测试项的测试优先级。然后，响应于测试项的测试优先级调节第一测试序列从而生成第二测试序列，其中，第二测试序列与第一测试序列不同。根据第二测试序列检测第二器件。
-
公开(公告)号：CN117031232A
公开(公告)日：2023-11-10
申请号：CN202310883386.4
申请日：2023-07-18
Applicant: 台湾积体电路制造股份有限公司
IPC: G01R31/26 , G01N23/2251
Abstract: 方法包括：提供包括背侧互连结构的第一半导体器件，第一半导体器件通过半导体工艺来形成；以及通过检查工艺生成物理失效分析模型。检查工艺包括：将电子束导向第一半导体器件的前侧；以及通过电路径将电信号施加至第一半导体器件的电接触件，电路径穿过附接至可切换接口迹线库的分流板，电接触件与电子束的位置相关。方法还包括：根据物理失效分析模型和半导体工艺生成修正的半导体工艺的参数；以及通过使用参数的修正的半导体工艺形成第二半导体器件。本申请的实施例还涉及检查半导体器件的方法。
-
Patent Agency Ranking
公开(公告)号：CN112447541A
公开(公告)日：2021-03-05
申请号：CN202010517943.7
申请日：2020-06-09
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/66
Abstract: 本发明实施例是有关于一种测试模块和使用测试模块的测试方法。一种用于半导体晶片形式封装件的测试模块包含电路板结构、多个第一连接件、第一连接结构、多个第二连接件、多个第三连接件以及第一桥接连接件。电路板结构包含两个边缘区和位于两个边缘区之间的主要区。第一连接件位于边缘区上方且连接到电路板结构。第一连接结构位于电路板结构上方且远离电路板结构。第二连接件和第三连接件位于第一连接结构上方且连接到第一连接结构，其中第三连接件配置成传输用于测试放置在主要区上方的半导体晶片形式封装件的电信号。第一桥接连接件通过连接第二连接件和第一连接件来使电路板结构与第一连接结构电耦合。
-
公开(公告)号：CN108336073B
公开(公告)日：2021-03-02
申请号：CN201711240557.2
申请日：2017-11-30
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L25/065 , H01L23/544 , H01L21/50
Abstract: 本发明实施例涉及半导体结构及其制作方法，所述制作方法包含：形成重布层RDL；在所述RDL上方形成导电部件；通过所述导电部件执行第一电测试；在所述RDL上方放置第一裸片；通过所述导电部件执行第二电测试；及在所述第一裸片及所述导电部件上方放置第二裸片。
-
公开(公告)号：CN103887193A
公开(公告)日：2014-06-25
申请号：CN201310164911.3
申请日：2013-05-07
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: G01R31/2889 , G01R1/07378 , H01L22/14
Abstract: 一种三维集成电路测试装置，包括：探针卡，被配置为将三维集成电路中的待测器件与具有多个测试模块的自动测试设备板连接在一起，其中，探针卡包括三维集成电路的多个已知合格管芯、三维集成电路的多个互连件以及多个探针接触件，其中，探针接触件被配置为将探针卡与三维集成电路的待测器件的测试接触件连接在一起。
-
公开(公告)号：CN103151337A
公开(公告)日：2013-06-12
申请号：CN201210076897.7
申请日：2012-03-21
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/544
CPC classification number: G01R1/07342 , G01R1/07378 , H01L2224/16225
Abstract: 一种用于晶圆级测试半导体IC封装的被测器件(DUT)的测试探测结构。该结构包括衬底、衬底通孔、形成在衬底的第一表面以接合探测卡的凸块阵列以及在衬底的第二表面上的至少一个探测单元。该探测单元包括形成在衬底的一个表面上的导电探测焊盘以及与该焊盘互连的至少一个微凸块。该焊盘通过通孔电连接到凸块阵列。一些实施例包括多个与焊盘相连接的微凸块，该焊盘被配置为与DUT上的微凸块匹配阵列相接合。在一些实施例中，DUT可以通过从探测卡通过凸块和微凸块阵列施加测试信号进行探测，而不直接探测DUT微凸块。
-
公开(公告)号：CN101625375B
公开(公告)日：2013-04-24
申请号：CN200910004587.2
申请日：2009-03-06
Applicant: 台湾积体电路制造股份有限公司
IPC: G01R1/067
CPC classification number: G01R1/0735 , G01R31/2863 , Y10T29/4913 , Y10T29/49144 , Y10T29/49222
Abstract: 本发明公开一种探针卡及其组装方法，该探针卡适用于同时对多个半导体装置进行晶片级测试。上述探针卡可包含：具有晶片级测试电路系统的一电路板、部分可挠性的一硅基底、至少部分置于上述基底中以接合一受测晶片的多个对应的电性接点的多个测试用金属探针、与连接上述基底与上述电路板的一可压缩的底胶。上述探针卡可用于晶片级的烧入测试。在某些实施例中，上述探针卡可包含有源式测试控制电路系统，其嵌于上述硅基底中以实施晶片级高频测试。本发明的探针接点是更加耐用、且不易受到因反复的使用而产生的损坏或弯曲的影响，以使未共平面的探针尖的问题最小化。
-
-
-
-
-
-
-
-
-
Search Results
46
records
(took 0.032 seconds)
