公开(公告)号：CN101118889A

公开(公告)日：2008-02-06

申请号：CN200710085044.9

申请日：2007-02-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 牛保刚 ,  曹佩华 ,  蔡豪益 ,  萧永宽 ,  王忠裕 ,  侯上勇 ,  林裕庭

IPC: H01L23/488 ,  H01L23/498

CPC classification number: H01L24/12 ,  H01L23/49816 ,  H01L23/49838 ,  H01L24/81 ,  H01L2224/0554 ,  H01L2224/05552 ,  H01L2224/05573 ,  H01L2224/13099 ,  H01L2224/8119 ,  H01L2224/8121 ,  H01L2224/81815 ,  H01L2924/00014 ,  H01L2924/01006 ,  H01L2924/01015 ,  H01L2924/01033 ,  H01L2924/01068 ,  H01L2924/01075 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/30107 ,  H01L2224/05599 ,  H01L2224/0555 ,  H01L2224/0556

Abstract: 本发明提供一种半导体封装结构，包括：一封装基板，其具有一表面，用以接受一半导体芯片，该半导体芯片面对面连接至该封装基板，该表面上具有以多个接触垫构成的一图案，其中，各接触垫用以接受该半导体芯片的一焊接凸块，该图案包括一中央区、一外部区以及一过渡区，其中，该外部区围绕该中央区，该过渡区在该中央区及该外部区之间，且该过渡区的图案密度小于该中央区及该外部区的图案密度。本发明的半导体封装结构可使助焊剂的清洁处理更有效率且更完全，且可避免焊接凸块周围的底部填胶材料剥离，进而增加芯片倒装焊封装处理的可靠度。

公开(公告)号：CN117976716A

公开(公告)日：2024-05-03

申请号：CN202410038230.0

申请日：2024-01-10

Applicant: 台湾积体电路制造股份有限公司

Inventor： 蔡俊雄 ,  林佑明 ,  游国丰 ,  林裕庭 ,  陈明德 ,  黄诣琇

IPC: H01L29/78 ,  H01L29/08

Abstract: 一种半导体器件包括：纳米结构沟道的堆叠件，位于衬底上方；栅极结构，环绕堆叠件；和源极/漏极区域，位于衬底上。源极/漏极区域包括：第一外延层，与沟道直接接触；和第二外延层，位于第一外延层上，第二外延层具有比第一外延层高的锗浓度。该半导体器件还包括底部隔离结构，位于源极/漏极区域和衬底之间，底部隔离结构是与源极/漏极区域直接接触的介电层。

公开(公告)号：CN117110831A

公开(公告)日：2023-11-24

申请号：CN202310851753.2

申请日：2023-07-12

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈建宜 ,  刘高志 ,  林家弘 ,  林裕庭 ,  顾旻峰

IPC: G01R31/28

Abstract: 一种测试设备、测试系统，以及测试方法。测试设备包含测试工具的插座用以提供测试信号。受测装置(DUT)板用以提供电气路由。集成电路(IC)晶粒安置在该插座与该DUT板之间。该些测试信号通过该DUT板电气地路由至该IC晶粒。该IC晶粒包括基板，多个晶体管形成在该基板中。第一结构含有多个第一金属化组件。第二结构含有多个第二金属化组件。该第一结构安置在该基板的第一侧之上。该第二结构安置在与该第一侧相反的该基板的第二侧之上。沟槽延伸穿过该DUT板且自该第二侧部分地延伸至该IC晶粒中。信号侦测工具用以侦测通过该IC晶粒产生的电气信号或光学信号。

公开(公告)号：CN115810616A

公开(公告)日：2023-03-17

申请号：CN202211073271.0

申请日：2022-09-02

Applicant: 台湾积体电路制造股份有限公司

Inventor： 汪孟涵 ,  林裕庭 ,  林家弘 ,  刘高志 ,  刘威政

IPC: H01L23/544 ,  H01L21/66 ,  H01L23/48 ,  H01L23/522 ,  H01L23/528 ,  H01L21/768

Abstract: 公开了一种集成电路(IC)芯片封装件及其制造方法。IC芯片封装件包括在衬底的第一表面上的器件层、在器件层上的第一互连结构以及在衬底的第二表面上的第二互连结构。第一互连结构包括在第一金属线层中并且被配置为发射指示器件层中存在或不存在缺陷的电信号或光信号的故障检测线、在故障检测线上的无金属区域、以及在第一金属线层中与故障检测线相邻设置的金属线。

公开(公告)号：CN115458504A

公开(公告)日：2022-12-09

申请号：CN202210949210.X

申请日：2022-08-09

Applicant: 台湾积体电路制造股份有限公司

Inventor： 汪孟涵 ,  林裕庭 ,  林家弘 ,  刘威政

IPC: H01L23/528 ,  H01L23/522 ,  H01L23/538

Abstract: 本公开描述了一种半导体封装结构及其形成方法，该半导体封装结构包括具有第一侧和第二侧的衬底、设置在衬底的第一侧上的器件层，在器件层的背侧具有故障检测区，器件层的背侧表面被配置为发射指示器件层中是否存在缺陷的信号，第一互连结构设置在器件层的前侧，以及第二互连结构设置在衬底的第二侧，第二互连结构具有无金属区，第一金属层与故障检测区对齐，第一金属层具有基本上彼此平行设置的第一和第二导线。第一和第二导线的分别彼此面对的第一和第二侧壁与故障检测区的第一和第二侧基本上对齐。

公开(公告)号：CN101685794B

公开(公告)日：2011-05-04

申请号：CN200910176623.3

申请日：2009-09-23

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郭彦良 ,  黃永盛 ,  林裕庭 ,  陈建宜

IPC: H01L21/78 ,  H01L21/302 ,  H01L27/04

CPC classification number: H01L21/78 ,  H01L24/13 ,  H01L2224/05001 ,  H01L2224/05008 ,  H01L2224/05024 ,  H01L2224/05026 ,  H01L2224/05027 ,  H01L2224/05124 ,  H01L2224/05139 ,  H01L2224/05144 ,  H01L2224/05147 ,  H01L2224/05184 ,  H01L2224/0557 ,  H01L2224/05571 ,  H01L2924/14 ,  H01L2924/181 ,  H01L2924/00 ,  H01L2924/00014 ,  H01L2924/013

Abstract: 一种形成集成电路结构的方法，包括：提供晶片，所述晶片具有第一半导体芯片、第二半导体芯片、以及在第一半导体芯片和第二半导体芯片之间并且与两者邻接的切割槽；在切割槽中形成凹槽，其中，凹槽的底部不高于晶片中半导体衬底的顶面；在晶片之上形成第一绝缘膜，其中，第一绝缘膜延伸至凹槽；将第一绝缘膜的一部分从凹槽的中心移除，其中，第一绝缘膜的剩余部分包括凹槽中的边缘；以及切开晶片，使得第一半导体芯片和第二半导体芯片分离。

公开(公告)号：CN101154609A

公开(公告)日：2008-04-02

申请号：CN200710007984.6

申请日：2007-02-01

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郭彦良 ,  林育漳 ,  林裕庭

IPC: H01L21/66 ,  G01R31/00 ,  G01R31/26 ,  G01R31/28

CPC classification number: G01R1/07307 ,  G01R31/046 ,  G01R31/2896

Abstract: 一种凸块测试单元、装置及测试方法，所述凸块测试单元包括：一支撑基板，设置有至少两个探针，所述探针突出于该支撑基板的一表面；以及一数字检测装置，埋置于该支撑基板内。其中该数字检测装置包括一第一输入端子；一第二输入端子；以及一输出端子，其中该第一输入端子电性连结于所述探针之一。

公开(公告)号：CN110888032B

公开(公告)日：2024-11-01

申请号：CN201910751987.3

申请日：2019-08-15

Applicant: 台湾积体电路制造股份有限公司

Inventor： 军·何 ,  林裕庭 ,  林威勋 ,  郭永良 ,  卢胤龙

IPC: G01R31/26 ,  G01R31/28

Abstract: 本发明实施例涉及晶片级测试方法和系统。本公开提供用于测试半导体装置的方法和系统。所述方法包含以下操作。提供上面形成有IC的晶片。通过使所述IC的电压在第一周期期间升高到第一电压电平来为所述IC供能。将应力信号施加到所述IC。在第一周期之后的第二周期期间，所述应力信号包含多个序列。所述序列中的每一者具有斜升阶段和斜降阶段。所述应力信号致使所述IC的所述电压在第二电压电平与第三电压电平之间变动。在施加所述应力信号之后，确定所述IC是否符合测试准则。

公开(公告)号：CN110888032A

公开(公告)日：2020-03-17

申请号：CN201910751987.3

申请日：2019-08-15

Applicant: 台湾积体电路制造股份有限公司

Inventor： 军·何 ,  林裕庭 ,  林威勋 ,  郭永良 ,  卢胤龙

IPC: G01R31/26 ,  G01R31/28

Abstract: 本发明实施例涉及晶片级测试方法和系统。本公开提供用于测试半导体装置的方法和系统。所述方法包含以下操作。提供上面形成有IC的晶片。通过使所述IC的电压在第一周期期间升高到第一电压电平来为所述IC供能。将应力信号施加到所述IC。在第一周期之后的第二周期期间，所述应力信号包含多个序列。所述序列中的每一者具有斜升阶段和斜降阶段。所述应力信号致使所述IC的所述电压在第二电压电平与第三电压电平之间变动。在施加所述应力信号之后，确定所述IC是否符合测试准则。

公开(公告)号：CN101989610A

公开(公告)日：2011-03-23

申请号：CN201010237420.3

申请日：2010-07-23

Applicant: 台湾积体电路制造股份有限公司

Inventor： 曾铕寪 ,  吴林峻 ,  林裕庭

IPC: H01L27/146 ,  H01L23/00

CPC classification number: H01L24/05 ,  H01L2224/02166 ,  H01L2224/04042 ,  H01L2224/05556 ,  H01L2224/05624 ,  H01L2224/05647 ,  H01L2224/48463 ,  H01L2924/00014 ,  H01L2924/01004 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01022 ,  H01L2924/01027 ,  H01L2924/01029 ,  H01L2924/01032 ,  H01L2924/01033 ,  H01L2924/01073 ,  H01L2924/01074 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/04941 ,  H01L2924/12043 ,  H01L2924/14 ,  H01L2924/15788 ,  H01L2924/3025 ,  H01L2924/00

Abstract: 本发明揭示一种集成电路与背面及正面受光型图像传感器，该集成电路包括一基底，其具有一接合焊盘区及一非接合焊盘区。一相对大的介层窗(via)形成于接合焊盘区的基底上，称之为“巨型介层窗”。巨型介层窗在朝向基底的俯视外观中具有一第一尺寸(dimension)。而集成电路也包括多个介层窗，形成于非接合焊盘区的基底上。每一介层窗的俯视外观具有一第二尺寸，且第二尺寸大体小于第一尺寸。本发明可改善打线未叠置于接合焊盘、接合焊盘剥离、及内层介焊盘层龟裂等现有装置存在的问题。