公开(公告)号：CN102778646B

公开(公告)日：2015-06-10

申请号：CN201110345007.3

申请日：2011-11-03

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王敏哲 ,  陈致嘉 ,  林鸿志 ,  彭经能 ,  陈颢

IPC: G01R31/28 ,  G01R1/073

CPC classification number: G01R31/2884 ,  G01R1/07378 ,  G01R31/2834 ,  G01R31/2886 ,  H01L22/14 ,  Y02P80/30

Abstract: 一种三维(3D)集成电路(IC)测试设备包括多个连接装置。当通过多个3D管芯形成的被测装置(DUT)(诸如，中介层或3D IC)在测试模式下运行时，该3D IC测试设备通过各个接口通道(诸如，探针)与DUT连接。连接装置和DUT中的各个硅通孔(TSV)形成TSV链，从而可以同时测试各个TSV的电特性。

公开(公告)号：CN102778646A

公开(公告)日：2012-11-14

申请号：CN201110345007.3

申请日：2011-11-03

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王敏哲 ,  陈致嘉 ,  林鸿志 ,  彭经能 ,  陈颢

IPC: G01R31/28 ,  G01R1/073

CPC classification number: G01R31/2884 ,  G01R1/07378 ,  G01R31/2834 ,  G01R31/2886 ,  H01L22/14 ,  Y02P80/30

Abstract: 一种三维(3D)集成电路(IC)测试设备包括多个连接装置。当通过多个3D管芯形成的被测装置(DUT)(诸如，中介层或3D IC)在测试模式下运行时，该3D IC测试设备通过各个接口通道(诸如，探针)与DUT连接。连接装置和DUT中的各个硅通孔(TSV)形成TSV链，从而可以同时测试各个TSV的电特性。

公开(公告)号：CN102609029B

公开(公告)日：2015-12-16

申请号：CN201210005057.1

申请日：2012-01-06

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈致嘉 ,  彭迈杉

IPC: G05F1/567

CPC classification number: G05F3/30

Abstract: 用于补偿带隙基准电路的结构和方法。提供了具有带有非零温度系数的第一带隙基准电路；并且具有第一输出基准信号的第一集成电路芯片，提供了具有带有为与第一带隙基准电路的温度系数相反极性的非零温度系数的第二带隙基准电路，并且具有第二输出基准信号的第二集成电路芯片；至少设置在第一集成电路芯片和第二集成电路芯片之一上的加法器电路结合第一输出基准信号和第二输出基准信号，并且输出结合的基准信号；并且提供了用于将第一输出信号和第二输出信号连接至加法器电路的连接器。公开了用于将集成电路芯片与带隙基准电路配对并且连接芯片以形成温度补偿信号的方法。

公开(公告)号：CN102609029A

公开(公告)日：2012-07-25

申请号：CN201210005057.1

申请日：2012-01-06

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈致嘉 ,  彭迈杉

IPC: G05F1/567

CPC classification number: G05F3/30

Abstract: 用于补偿带隙基准电路的结构和方法。提供了具有带有非零温度系数的第一带隙基准电路；并且具有第一输出基准信号的第一集成电路芯片，提供了具有带有为与第一带隙基准电路的温度系数相反极性的非零温度系数的第二带隙基准电路，并且具有第二输出基准信号的第二集成电路芯片；至少设置在第一集成电路芯片和第二集成电路芯片之一上的加法器电路结合第一输出基准信号和第二输出基准信号，并且输出结合的基准信号；并且提供了用于将第一输出信号和第二输出信号连接至加法器电路的连接器。公开了用于将集成电路芯片与带隙基准电路配对并且连接芯片以形成温度补偿信号的方法。