一种在线调试光耦传输比的工装及方法

    公开(公告)号:CN117929804A

    公开(公告)日:2024-04-26

    申请号:CN202311811041.4

    申请日:2023-12-26

    Abstract: 本发明涉及光耦在线调试技术领域,尤其涉及一种在线调试光耦传输比的工装及方法,步骤如下:步骤1:将光耦电路安装于测试夹具上,并粘接光耦电路与光耦盖板,获得待测电路;步骤2:将待测电路送入CTR调试工序,此时光耦电路连同PCB基板共同进入CTR调试工序;步骤3:将PCB基板插入控制开关盒,并连接控制开关和光耦测试仪,通过琴键式开关切换控制PCB基板上每个位置光耦电路每个通道的通断,并调整盖板安装位置进行CTR的在线实时调试,获得调试合格的光耦电路。本发明通过将光耦电路测试夹具矩阵式制作在PCB基板上并将各夹具的引腿并联引出,通过琴键式开关控制每只光耦每个通道的通断,制作生产‑测试通用工装,达到提升光耦电路组装效率的目标。

    一种电感电流过零检测电路和方法

    公开(公告)号:CN112816767B

    公开(公告)日:2023-08-08

    申请号:CN202110217364.5

    申请日:2021-02-26

    Abstract: 本发明公开了一种电感电流过零检测电路,包括输入级模块,输入级模块用于监测SW点的电压,并给SW点的电压附加一个超前阈值,将SW点的电压与功率地电位同时进行采集,并输出至比较级模块;比较级模块,比较级模块用于将输入级模块采集的SW点的电压与功率地电位电压进行比较,输出电感电流过零与否的比较结果至输出级模块;输出级模块,用于将比较级模块输出的信号进行整形后输出。可以防止由于系统延迟、工艺误差导致的系统非连续导通模式下的不期望的电感电流反向。

    一种降低传输延迟影响的Timer电路
    13.
    发明公开

    公开(公告)号:CN116155089A

    公开(公告)日:2023-05-23

    申请号:CN202310153277.7

    申请日:2023-02-22

    Abstract: 本发明公开了一种降低传输延迟影响的Timer电路,包括复位模块和比较器模块;复位模块和比较器模块分别加入了两级反相器和开关管构成预偏置启动电路。当同步信号从异常状态恢复正常时,驱动器的逻辑电路会重新产生复位信号,Timer接收到该复位信号后,预偏置启动电路中的两级反相逻辑会让比较器模块的开关管导通,输出端的电平就能快速翻转,极大地降低了驱动器重新恢复工作所需的时间。由于该预偏置启动技术直接作用于Timer的输出端,直接避免了大电容的放电时间和逻辑链路的晶体管寄生效应造成的延迟影响。

    一种光敏二极管、一种光敏运放电路及一种光敏芯片

    公开(公告)号:CN114784131A

    公开(公告)日:2022-07-22

    申请号:CN202210373740.4

    申请日:2022-04-11

    Abstract: 本发明公开一种光敏二极管、一种光敏运放电路及一种光敏芯片,该光敏二极管包括P型衬底,P型衬底上沉积有N型外延层,N型外延层上形成有P+基区层;P+基区层为网格结构;P+基区层上设有基区氧化层,网格结构间隙中的N型外延层上设有外延氧化层;外延氧化层的厚度大于基区氧化层的厚度;当该光敏二极管工作时,激发光敏二极管的红外光源的辐射深度小于光敏二极管的N型外延层的厚度。该一种光敏运放电路包括有上述的光敏二极管以及肖特基二极管。本发明中光敏二极管的结构以及光敏运放电路的设计有效缩小芯片面积、减小光敏芯片功耗、提高稳定性、减小传输延迟,防止输出常高功能错误、实现了高速光耦产品整体小型化、高速化、可靠性的设计。

    一种光吸收能力强的光敏二极管及制备方法

    公开(公告)号:CN113990983A

    公开(公告)日:2022-01-28

    申请号:CN202111243682.5

    申请日:2021-10-25

    Abstract: 本发明提供一种光吸收能力强的光敏二极管及其制备方法,在晶圆表面的接触孔和受光区域中生长介质层,得到受光区域的增透膜结构;然后对介质层进行第二次接触孔光刻,得到欧姆接触孔;然后在晶圆表面溅射金属薄膜,进行第一次光刻、刻蚀工艺保留受光区域和欧姆接触孔上的顶层金属层;然后在晶圆表面淀积钝化层,并将受光区域上的钝化层去掉;然后在晶圆表面受光区域的顶层金属层进行第二次光刻、刻蚀工艺,去掉受光区域的金属薄膜,退火,得到光敏二极管,通过上述方法本发明实现调节光敏二极管受光区增透膜材料和结构的目的,从而增强光敏二极管对指定波长光线的吸收能力,提高光敏二极管的电流传输比(CTR),最终提升光电耦合器传输特性。

    一种提高光电耦合器光学特性的介质膜层制备方法及结构

    公开(公告)号:CN113394301B

    公开(公告)日:2022-11-01

    申请号:CN202110657287.5

    申请日:2021-06-11

    Abstract: 本发明提供了一种提高光电耦合器光学特性的介质膜层制备方法及结构,基于现有主流半导体钝化膜制备工艺条件,通过对主流半导体钝化材料二氧化硅SiO2和氮化硅Si3N4光学特性的进行优化计算,本发明涉及的膜结构能够在特定红外波段范围内提高介质膜的光学特性。与现行主流钝化工艺相比较,解决了受光区钝化层整体低反射曲线无法满足范围覆盖的缺点。此外针对820nm~920nm近红外波段,可同时实现光耦接收芯片受光区的增透和非受光区的增反,在820nm~920nm波段,可将受光区平均透射率提升至96.83%同时可将非受光区的平均反射率由40%提高到77%并且拓宽了高反射率覆盖范围。针对5%~10%工艺误差,本发明设计的膜层结构具有较宽松的工艺实施性。

    基于反馈式电平转换技术的全N沟道耗尽型D锁存器

    公开(公告)号:CN114710149A

    公开(公告)日:2022-07-05

    申请号:CN202210433149.3

    申请日:2022-04-22

    Abstract: 本发明属于电路设计领域,具体涉及一种基于反馈式电平转换技术的全N沟道耗尽型D锁存器,包括采样模块、保持模块和反馈式电平转换模块。本发明添加的的反馈式电平转换模块可以实现简单的输出可调,满足不同供电电压和输入信号的需要,同时可以解决逻辑错误,完全实现高电平采样和低电平保持的功能,为采用全N沟道耗尽型晶体管实现应用于无延迟单元的鉴频鉴相器中的D锁存器提供了新的电路结构。

    一种一次成型的塑封光电耦合器制作方法

    公开(公告)号:CN109301028A

    公开(公告)日:2019-02-01

    申请号:CN201811103152.9

    申请日:2018-09-20

    Abstract: 本发明公开了一种一次成型的塑封光电耦合器制作方法,首先制作塑封光电耦合器的承载结构,采用了设计成形的内部光导介质成型结构,有效地提高器件的光电耦合效率,并且无需采用改变光导介质内腔形状的多种成型模具或改变光导介质透明度的掺杂工艺以及改变引线框架金岛角度的复杂步骤,便可方便达到光电耦合器电流传输比(CTR)参数精确可调的目的,只需开发一次外壳注塑模具,即可实现光电耦合器产品的塑封化和性能参数分档精细化的要求,优化了共面光耦的光电耦合效率,解决了一次注塑模具实现光电耦合器电流传输比(CTR)精细化分档的共面封装问题,从而在降低产品模具开发成本的基础上,实现了光电耦合器的塑封化及产品性能参数精确可控的目标。

Patent Agency Ranking