公开(公告)号：CN116155089A

公开(公告)日：2023-05-23

申请号：CN202310153277.7

申请日：2023-02-22

Applicant: 西安微电子技术研究所

Inventor： 武岳 ,  倪洁茹 ,  王漪婷 ,  刘娜 ,  雒宝花 ,  李建杨 ,  于洪波 ,  张丰 ,  胡新鹏 ,  陈斌 ,  赵明 ,  张聪杰

IPC: H02M3/07 ,  H02M1/36 ,  H02M1/00

Abstract: 本发明公开了一种降低传输延迟影响的Timer电路，包括复位模块和比较器模块；复位模块和比较器模块分别加入了两级反相器和开关管构成预偏置启动电路。当同步信号从异常状态恢复正常时，驱动器的逻辑电路会重新产生复位信号，Timer接收到该复位信号后，预偏置启动电路中的两级反相逻辑会让比较器模块的开关管导通，输出端的电平就能快速翻转，极大地降低了驱动器重新恢复工作所需的时间。由于该预偏置启动技术直接作用于Timer的输出端，直接避免了大电容的放电时间和逻辑链路的晶体管寄生效应造成的延迟影响。

公开(公告)号：CN119937704A

公开(公告)日：2025-05-06

申请号：CN202510056273.6

申请日：2025-01-14

Applicant: 西安微电子技术研究所 ,  西北工业大学

Inventor： 季轻舟 ,  魏廷存 ,  张强 ,  魏海龙 ,  于洪波 ,  王科云 ,  魏巍 ,  刘智 ,  廖雪 ,  雒宝花 ,  武琪 ,  王勇

IPC: G05F1/56

Abstract: 本发明公开了一种具有模式控制功能的微功耗快速响应低压差线性稳压器，包括双模控制器，双模控制器的负相输入端接外部分压电阻的SET端，双模控制器的正相端接GND，双模控制器的输出端与误差放大器的控制器的正相输入端连接，双模控制器用于调节稳压器为固定输出电压模式或可调输出电压模式；误差放大器负相输入端与基准电压VREF连接，输出端与具有电压钳位功能的驱动电路输入端连接；具有电压钳位功能的驱动电路的输出端与Mp1高压PMOS晶体管的栅极连接，衬底和源极接输入电压VIN，漏极接稳压器输出端OUT；该线性稳压器应用时不需要考虑电容类型和电容串联等效电阻，可以满足微功耗电子系统供电及电池供电系统的需要。

公开(公告)号：CN115225081A

公开(公告)日：2022-10-21

申请号：CN202210885809.1

申请日：2022-07-26

Applicant: 西安微电子技术研究所

Inventor： 武岳 ,  刘娜 ,  王漪婷 ,  倪洁茹 ,  雒宝花 ,  于洪波 ,  胡新鹏 ,  陈斌 ,  赵明 ,  张聪杰 ,  张丰

IPC: H03K21/38

Abstract: 本发明公开了一种复位脉宽可调的Timer电路及驱动器，基于CMOS工艺技术实现复位脉宽可调的有效方法，复位脉宽可调的Timer电路包括实现脉宽可调的状态指示模块、电流源模块、充放电模块和比较器模块，源极电压比较电路可以有效地让复位信号脉冲结束时间完全由Timer的比较电压与阈值的比较结果来决定，从而实现了Reset复位信号脉冲宽度可调，极大地提升了Timer计时和重置的精度，从而解决了由于传统Timer结构使用固定脉宽的Reset复位信号导致Timer在计时周期积累后可能出现误关停和异常情况漏检测的问题，提高了隔离型DC/DC电源中同步整流驱动器的可靠性和稳定性。

公开(公告)号：CN107015937B

公开(公告)日：2019-07-16

申请号：CN201710188906.4

申请日：2017-03-27

Applicant: 西安微电子技术研究所

Inventor： 季轻舟 ,  雒宝花 ,  杨力宏 ,  李飞强 ,  汪西虎

IPC: G06F13/40

Abstract: 本发明提供一种低压高速感性负载驱动电路，既能保证高速低压高幅值输出，又能有效提高总线高速数据过零间隔，满足4M 1553总线通信要求，提升系统通信可靠性。其包括驱动逻辑模块，预驱动电路和带负反馈斜坡控制模块；驱动逻辑模块的一个输出端依次连接的一个预驱动电路和一个带负反馈斜坡控制模块输出总线信号BUS，另一个输出端依次连接另一个预驱动电路和另一个带负反馈斜坡控制模块总线差分信号XBUS；所述的带负反馈斜坡控制模块用于控制总线输出信号的上升沿和下降沿，防止输出信号回零后振荡；所述的预驱动电路用于驱动带负反馈斜坡控制模块。

公开(公告)号：CN107015937A

公开(公告)日：2017-08-04

申请号：CN201710188906.4

申请日：2017-03-27

Applicant: 西安微电子技术研究所

Inventor： 季轻舟 ,  雒宝花 ,  杨力宏 ,  李飞强 ,  汪西虎

IPC: G06F13/40

CPC classification number: G06F13/4072

Abstract: 本发明提供一种低压高速感性负载驱动电路，既能保证高速低压高幅值输出，又能有效提高总线高速数据过零间隔，满足4M 1553总线通信要求，提升系统通信可靠性。其包括驱动逻辑模块，预驱动模块和带负反馈斜坡控制模块；驱动逻辑模块的一个输出端依次连接的一个预驱动模块和一个带负反馈斜坡控制模块输出总线信号BUS，另一个输出端依次连接另一个预驱动模块和另一个带负反馈斜坡控制模块总线差分信号XBUS；所述的带负反馈斜坡控制模块用于控制总线输出信号的上升沿和下降沿，防止输出信号回零后振荡；所述的预驱动模块用于驱动带负反馈斜坡控制模块。

公开(公告)号：CN206835065U

公开(公告)日：2018-01-02

申请号：CN201720318195.3

申请日：2017-03-29

Applicant: 西安微电子技术研究所

Inventor： 季轻舟 ,  雒宝花 ,  张立博 ,  张冰 ,  李飞强 ,  王勇

IPC: H03M7/00

Abstract: 本实用新型一种防止单点失效的双冗余译码驱动电路结构，包括第一PMOS晶体管的衬底与源极相连并连接电源电压，漏极与第二PMOS晶体管源极和衬底相连，栅极与第三分压多晶电阻一端相连；第二PMOS晶体管漏极与输出多晶电阻一端相连并与第四PMOS晶体管漏极相连，栅极与第一分压多晶电阻一端相连；第三PMOS晶体管衬底与源极相连并接电源电压，漏极与第四PMOS晶体管源极和衬底相连，栅极与第四分压多晶电阻一端相连；第四PMOS晶体管漏极经输出多晶电阻接地，栅极与第二分压多晶电阻一端相连；第一分压多晶电阻另一端和第二分压多晶电阻另一端相连，并与译码器B输出端相连；第三分压多晶电阻另一端和第四分压多晶电阻另一端相连，并与译码器A输出端相连。