-
公开(公告)号:CN103578959B
公开(公告)日:2016-03-23
申请号:CN201310585511.X
申请日:2013-11-19
Applicant: 电子科技大学 , 东莞电子科技大学电子信息工程研究院
IPC: H01L21/28 , H01L21/331
Abstract: 本发明涉及半导体技术,具体的说是涉及一种FS-IGBT器件阳极的制造方法。本发明的一种FS-IGBT器件阳极的制造方法,主要步骤为:对硅片1背面进行减薄处理;清洗硅片1背面并注入N型杂质,高温推结形成场阻止层2和表面牺牲层3;翻转硅片1完成正面制作工序;去掉硅片1背面的表面牺牲层3;清洗硅片1背面并注入P型杂质,退火形成P型集电极区10;背面金属11积淀。本发明的有益效果为,在不破坏FS层杂质分布前提下,能有效去除背部表面沾污、缺陷,并且实现方式简便、容易控制。本发明尤其适用于FS-IGBT器件阳极的制造。
-
公开(公告)号:CN104992978A
公开(公告)日:2015-10-21
申请号:CN201510290509.9
申请日:2015-06-01
Applicant: 电子科技大学 , 东莞电子科技大学电子信息工程研究院
IPC: H01L29/78 , H01L21/336
CPC classification number: H01L29/7816 , H01L29/42364 , H01L29/66681
Abstract: 本发明属于半导体技术领域,特别涉及一种射频LDMOS晶体管及其制造方法。本发明的技术方案,主要为将传统的LDMOS法拉第罩设置为多段结构,分段后的金属相互独立,从而使靠近漏端处的金属块浮空,能够改善浮空后金属与其下面漂移区的电势差,从而降低靠近漏端边缘的电场峰值,提高击穿电压。本发明的有益效果为,能够有效改善N型轻掺杂漂移区的电场分布,使之更加均匀,从而可以在保持击穿电压不变条件下提高漂移区掺杂浓度,降低导通电阻。本发明尤其适用于射频LDMOS晶体管及其制造。
-
公开(公告)号:CN103325835B
公开(公告)日:2015-10-21
申请号:CN201310202568.7
申请日:2013-05-28
Applicant: 电子科技大学 , 东莞电子科技大学电子信息工程研究院
IPC: H01L29/78 , H01L29/423
Abstract: 一种具有结型场板结构的SOI功率LDMOS器件,属于功率半导体器件技术领域。这种JFP SOI LDMOS器件采用PN结作为场板,并利用高K介质作为场板介质。一方面,结型场板的PN结电场调制器件表面电场,改善器件的电场分布,提高器件耐压;另一方面,在反向阻断状态时,结型场板辅助耗尽器件漂移区,使器件漂移区掺杂浓度大幅提高,从而降低导通电阻;高K介质用作场介质层,更有利于导通电阻和静态功耗的降低。与常规金属场板相比,结型场板技术还有效地避免了场板末端存在电场尖峰的缺陷;与多晶电阻场板相比,结型场板PN结势垒的存在能避免大的泄漏电流的产生。此外,本发明也与SOI CMOS电路具有很好的兼容性。
-
公开(公告)号:CN103441143B
公开(公告)日:2015-09-09
申请号:CN201310289169.9
申请日:2013-07-10
Applicant: 电子科技大学 , 东莞电子科技大学电子信息工程研究院
IPC: H01L29/739 , H01L29/06
Abstract: 具有变组分混合晶体发射区的抗闩锁IGBT,属于功率半导体器件技术领域。本发明基于常规IGBT结构,通过将发射区的纯硅材料变为组分渐变的混合晶体,形成禁带宽度缓变的发射区能带结构。该能带结构在不降低发射区与基区所形成PN结的内建电势的前提下,在发射区内形成发射区少子的加速电场,从而使发射区的少子扩散电流密度增加,基区向发射区的注入增强;而另一方面,发射区向基区的注入保持不变。因此,发射区、基区和漂移区构成的寄生晶体管的发射结注入效率降低,电流放大系数降低,使IGBT中的寄生晶闸管更难达到闩锁条件,这就提高了IGBT的临界闩锁电流,增加了IGBT的安全工作区,提高了IGBT的可靠性。
-
公开(公告)号:CN103165657B
公开(公告)日:2015-07-29
申请号:CN201310078793.4
申请日:2013-03-13
Applicant: 电子科技大学 , 东莞电子科技大学电子信息工程研究院
Abstract: 一种横向高压功率半导体器件的结终端结构,属于功率半导体器件技术领域。本发明针对专利文献CN102244092B提供的一种横向高压功率半导体器件的结终端结构中直线结终端结构和曲率结终端结构相连部分的电荷平衡问题,在保持器件表面横向超结掺杂条宽度为最小光刻精度W情况下,对终端结构进行分析和优化,提出表面超结结构浓度的关系表达式,根据关系式优化器件结构,从而得到最优化的击穿电压。同时,N型漂移区表面所有的横向超结结构宽度都采用最小光刻精度W,可以减小芯片的版图面积。
-
公开(公告)号:CN102832134B
公开(公告)日:2014-12-03
申请号:CN201210316793.9
申请日:2012-08-31
Applicant: 电子科技大学 , 东莞电子科技大学电子信息工程研究院
IPC: H01L21/336
Abstract: 具有超薄源区的槽栅型VDMOS的制备方法,属于半导体器件与工艺制造领域。借助斜角度离子注入技术,仅利用2张光刻版即可实现具有超薄源区的VDMOS器件,节约了制造成本,且超薄源区的形成不受光刻精度的制约,可以做得极窄,从而能够有效防止槽栅VDMOS器件中寄生BJT晶体管的开启,提高器件的抗UIS失效能力。
-
公开(公告)号:CN102790087B
公开(公告)日:2014-10-29
申请号:CN201210248776.6
申请日:2012-07-18
Applicant: 电子科技大学 , 东莞电子科技大学电子信息工程研究院
Abstract: 一种具有ESD保护功能的nLDMOS器件,属于电子技术领域。本发明在常规nLDMOS器件的漂移区和漏极接触区之间引入制作低压器件的P阱与N阱,迫使ESD电流流经器件更深区域,降低ESD应力下的尖峰功率密度,避免电流集中于器件表面,在大幅改善漏端鸟嘴处的可靠性基础上,改善了器件的散热均匀性,从而提高了器件ESD保护能力。本发明与Bipolar CMOS DMOS工艺兼容,不会不显著增加器件成本。
-
公开(公告)号:CN102623492A
公开(公告)日:2012-08-01
申请号:CN201210098651.X
申请日:2012-04-06
Applicant: 电子科技大学 , 东莞电子科技大学电子信息工程研究院
IPC: H01L29/745 , H01L29/749 , H01L29/06
Abstract: 一种MOS场控晶闸管(MCT),属于功率半导体器件技术领域。本发明将普通MCT的P型体区向下延伸、延伸区插入N-型漂移区,以增大P型体区与N-漂移区的接触面积,增加少数载流子的抽取通道,进而加快少数载流子的抽取速度,缩短关断时间,减小关断损耗。当P型延展区与N-型漂移区恰好达到电荷平衡时,电荷平衡的P型延展区与N-型漂移区恰好形成超结结构(SuperJunction),这种情况下的MOS场控晶闸管能进一步优化反向耐压特性,降低器件的导通压降。本发明快速关断的特性,可显著提高器件的工作频率,使器件比常规MCT有更广的应用范围,更适合应用于高压开关电路中。
-
公开(公告)号:CN105140288B
公开(公告)日:2018-05-01
申请号:CN201510579882.6
申请日:2015-09-11
Applicant: 电子科技大学 , 东莞电子科技大学电子信息工程研究院
Abstract: 本发明提供一种射频LDMOS器件,包含:P+衬底、P型外延层,衬底金属,P型外延层内部的P+sinker区、P阱、N‑漂移区、N+区、多晶硅,N‑漂移区的上方以及多晶硅的右侧上方设有法拉第罩,法拉第罩和漂移区之间有一层low k介质,low k介质材料的介电常数小于SiO2的介电常数;本发明在漂移区上方和法拉第罩下方的绝缘介质层使用low k材料,该结构可以有效降低法拉第罩靠近漏端边缘的高电场,与传统结构相比,本器件可以有效优化漂移区表面电场分布,使之更加均匀,提高器件的击穿电压;还可以降低器件源漏导通电阻,提高器件的输出功率。
-
公开(公告)号:CN105981175A
公开(公告)日:2016-09-28
申请号:CN201480075113.6
申请日:2014-02-28
Applicant: 电子科技大学 , 东莞电子科技大学电子信息工程研究院
IPC: H01L29/739
CPC classification number: H01L29/7397 , H01L29/0634 , H01L29/1095 , H01L29/4236
Abstract: 一种双向IGBT器件,属于功率半导体器件技术领域。其元胞结构包括两个对称设置于衬底漂移区正反两面的MOS结构;衬底漂移区与MOS结构之间具有提供载流子存储功能或电场截止功能的高掺杂埋层,且衬底漂移区采用纵向全超结或半超结结构。本发明提供的双向IGBT结构具有对称的正、反向特性,并在相同的器件耐压下具有更薄的漂移区厚度,更好的载流子浓度分布和电场分布,使器件获得了更好的正向导通特性以及正向导通特性与关断损耗特性的折中。
-
-
-
-
-
-
-
-
-