-
公开(公告)号：CN103280457B
公开(公告)日：2016-03-23
申请号：CN201310177386.9
申请日：2013-05-14
Applicant: 电子科技大学 , 东莞电子科技大学电子信息工程研究院
IPC: H01L29/78 , H01L29/10 , H01L21/336
Abstract: 一种超低比导通电阻的横向高压功率器件及制造方法，属于功率半导体器件技术领域。通过光刻和离子注入工艺在第二导电类型半导体漂移区（2）表面形成的第二导电类型半导体重掺杂层（5），开态时为器件提供低阻表面导电通道，与降场层（3）下方的第二导电类型半导体漂移区（2）一起，为器件提供两个导电通道。由于采用离子注入增加了低阻表面导电通道，减小了器件表面的电阻率，极大地降低了器件的导通电阻。与常规具有降场层的高压器件相比，本发明提供的横向高压功率器件在相同芯片面积的情况下具有更小的导通电阻（或在相同的导通能力的情况下具有更小的芯片面积）。本发明可应用于消费电子、显示驱动等多种产品中。
-
公开(公告)号：CN103165657B
公开(公告)日：2015-07-29
申请号：CN201310078793.4
申请日：2013-03-13
Applicant: 电子科技大学 , 东莞电子科技大学电子信息工程研究院
Abstract: 一种横向高压功率半导体器件的结终端结构，属于功率半导体器件技术领域。本发明针对专利文献CN102244092B提供的一种横向高压功率半导体器件的结终端结构中直线结终端结构和曲率结终端结构相连部分的电荷平衡问题，在保持器件表面横向超结掺杂条宽度为最小光刻精度W情况下，对终端结构进行分析和优化，提出表面超结结构浓度的关系表达式，根据关系式优化器件结构，从而得到最优化的击穿电压。同时，N型漂移区表面所有的横向超结结构宽度都采用最小光刻精度W，可以减小芯片的版图面积。
-
公开(公告)号：CN103268886B
公开(公告)日：2015-06-17
申请号：CN201310174274.8
申请日：2013-05-13
Applicant: 电子科技大学 , 东莞电子科技大学电子信息工程研究院
Abstract: 一种横向高压功率半导体器件的结终端结构，属于功率半导体器件技术领域。本发明针对专利文献CN102244092B提供的一种横向高压功率半导体器件的结终端结构中直线结终端结构和曲率结终端结构相连部分的电荷平衡问题，在保持器件表面横向超结掺杂条宽度为最小光刻精度W的两倍的情况下，对终端结构进行分析和优化，提出表面超结结构浓度的关系表达式，根据关系式优化器件结构，从而得到最优化的击穿电压。同时，N型漂移区表面所有的横向超结结构宽度都采用最小光刻精度W，可以减小芯片的版图面积。
-
公开(公告)号：CN103413830B
公开(公告)日：2016-08-31
申请号：CN201310356773.9
申请日：2013-08-16
Applicant: 电子科技大学 , 东莞电子科技大学电子信息工程研究院
IPC: H01L29/78 , H01L29/06 , H01L21/336
Abstract: 本发明涉及半导体技术，具体的说是涉及一种横向高压MOSFET及其制造方法。本发明的一种横向高压MOSFET，其特征在于，通过光刻和离子注入工艺在第二种导电类型半导体漂移区中形成第一种导电类型半导体降场层，通过光刻和离子注入工艺，在第二种导电类型半导体漂移区的表面形成的第二种导电类型半导体重掺杂层。本发明的有益效果为，在保持高的击穿耐压的情况下，可以大大的降低器件比导通电阻，同时减小横向高压MOSFET源端的电场峰值，避免强场效应，提高器件的击穿电压，具有更小的导通电阻，在相同的导通能力的情况下具有更小的芯片面积，并很好地优化器件的表面电场，同时，本发明提供的制造方法简单，工艺难度较低。本发明尤其适用于横向高压MOSFET。
-
公开(公告)号：CN117269642A
公开(公告)日：2023-12-22
申请号：CN202311123556.5
申请日：2023-09-01
Applicant: 电子科技大学 , 电子科技大学重庆微电子产业技术研究院 , 电子科技大学广东电子信息工程研究院
Abstract: 本发明提出了一种用于车规级瞬态抗扰能力测试的信号发生电路，该电路通过二级放电波形叠加原理，实现了车规级浪涌测试标准ISO7637中的波形1。根据《ISO7637》描述，当汽车内电动座椅或座椅的加热系统等感性负载与电源断开时，由于电路中的感性负载需要维持原来的电流，其产生的电压脉冲将对与其并联的电子部件造成干扰。本发明提出的新型发生电路的输出波形正是模拟了此种波形，这为芯片设计，防护器件设计与仿真，脉冲测试电路设计等工作提供了新的源电路。
-
Patent Agency Ranking
公开(公告)号：CN117060894A
公开(公告)日：2023-11-14
申请号：CN202311129819.3
申请日：2023-09-01
Applicant: 电子科技大学 , 电子科技大学重庆微电子产业技术研究院 , 电子科技大学广东电子信息工程研究院
Abstract: 本发明提出了一种电压脉冲信号发生电路。通过对该电路中电源、电容和电阻取值的调整，即可实现对《ISO7637》中脉冲波形的仿真模拟。根据《ISO7637》描述，汽车运行时，各类瞬态事件产生的电磁干扰将通过耦合、传导、辐射等方式来影响汽车电子设备的正常工作；《ISO7637》中定义了几种脉冲波形用于模拟几种典型的瞬态干扰，如模拟线束电感下与电子设备并联的装置突然断开所引起的瞬态现象的脉冲2a；模拟在开关过程中由于线束分布电感和电容影响所引起的瞬态现象的脉冲3a/3b。本发明的输出波形能够很好地符合上述几种标准脉冲波形，这为芯片设计，防护器件设计与仿真，脉冲测试电路设计等工作提供了新的源电路。
-
公开(公告)号：CN114823631A
公开(公告)日：2022-07-29
申请号：CN202210450265.6
申请日：2022-04-27
Applicant: 电子科技大学 , 电子科技大学广东电子信息工程研究院
IPC: H01L23/552 , H01L29/06 , H01L29/78
Abstract: 本发明提供了一种抗辐射的高压器件结构，相比起传统高压LDMOS器件结构，本发明在场氧化层下方的漂移区内引入高掺杂的Ptop+层和一般掺杂的Ptop层；在埋氧化层上方的漂移区内引入高掺杂的Pbury+层和一般掺杂的Pbury层。本发明新引入的高掺杂层可以屏蔽氧化层中的正的辐射陷阱电荷对漂移区的影响，保持初始特性不变的情况下，有效抑制了由总剂量辐射效应引起的器件导通电阻的退化。
-
公开(公告)号：CN111524964B
公开(公告)日：2021-09-24
申请号：CN202010355723.9
申请日：2020-04-29
Applicant: 电子科技大学 , 电子科技大学广东电子信息工程研究院
IPC: H01L29/06 , H01L29/36 , H01L29/78 , H01L21/336
Abstract: 本发明提供一种降低高压互连影响的横向器件及制备方法，包括第二型掺杂杂质半导体衬底、第一型掺杂杂质漂移区、第二型掺杂杂质阱区、第二型掺杂杂质接触区、第一型掺杂杂质接触区、第一型掺杂杂质阱区、第二型掺杂杂质顶层结构、栅氧化层、埋氧化层、硅局部氧化隔离氧化层、栅电极、源电极和漏电极，在所述器件的高压互连区设置高浓度掺杂的第二型掺杂杂质顶层结构。本发明提供的横向器件可以降低高压互连线对器件表面电场分布的影响，以此来提高器件的击穿电压。
-
公开(公告)号：CN111524966B
公开(公告)日：2021-08-03
申请号：CN202010358929.7
申请日：2020-04-29
Applicant: 电子科技大学 , 电子科技大学广东电子信息工程研究院
Abstract: 本发明提供一种降低高压互连影响的横向高压器件，包括第一型掺杂杂质接触区、第二型掺杂杂质接触区、第一型掺杂杂质阱区、第二型掺杂杂质阱区、第一型掺杂杂质外延层、第一型掺杂杂质漂移区、绝缘埋层、第二型掺杂杂质衬底、源电极、栅电极、漏电极、栅氧化层、硅局部氧化隔离氧化层，器件高压互连区的漂移区设置为线性变掺杂，降低高压互连线对器件表面电场的影响，提高器件击穿电压。
-
公开(公告)号：CN115050812A
公开(公告)日：2022-09-13
申请号：CN202210829425.8
申请日：2022-07-15
Applicant: 电子科技大学 , 电子科技大学广东电子信息工程研究院
Abstract: 本发明提供了一种抗单粒子效应的高压LDMOS器件结构，该器件包括P型衬底、埋氧层、栅氧层、槽氧化层、场氧化层、N型外延、P型阱区、P型埋层区、源区P+注入、槽底部P+注入、N型阱区、源区N+注入、漏区N+注入、多晶硅、金属、介质槽。本发明通过在P型阱区下引入新的电极，为单粒子辐射产生的空穴电流提供一条额外的泄漏路径，避免器件内部寄生晶体管的开启。
-
-
-
-
-
-
-
-
-
Search Results
96
records
(took 0.047 seconds)
