-
公开(公告)号：CN102810567B
公开(公告)日：2014-11-05
申请号：CN201210187444.1
申请日：2012-06-08
Applicant: 电子科技大学 , 东莞电子科技大学电子信息工程研究院
Abstract: 一种动态电荷平衡的超结VDMOS器件，属于功率半导体器件领域。本发明在常规超结VDMOS器件超结结构的外延区（3）中掺入深能级杂质（对N沟道器件而言，掺入施主杂质S、Se或Te；对于P沟道器件而言，掺入受主杂质In、Ti或Zn）。这些深能级施主杂质在常温下电离率比较低，可以忽略其对超结中柱区（4）掺杂浓度的贡献，因此不影响器件的静态电荷平衡。当器件正向导通并工作在大电流下时，随着器件温度升高，上述深能级杂质的电离率将得到大幅提高，相当于提高了外延区（3）的掺杂水平，有效缓解了由于载流子流过外延区（3）所造成的超结结构电荷失衡导致的器件雪崩击穿电压下降，提高了器件可工作的电流范围，扩大了器件的正向安全工作区。
-
公开(公告)号：CN102832134B
公开(公告)日：2014-12-03
申请号：CN201210316793.9
申请日：2012-08-31
Applicant: 电子科技大学 , 东莞电子科技大学电子信息工程研究院
IPC: H01L21/336
Abstract: 具有超薄源区的槽栅型VDMOS的制备方法，属于半导体器件与工艺制造领域。借助斜角度离子注入技术，仅利用2张光刻版即可实现具有超薄源区的VDMOS器件，节约了制造成本，且超薄源区的形成不受光刻精度的制约，可以做得极窄，从而能够有效防止槽栅VDMOS器件中寄生BJT晶体管的开启，提高器件的抗UIS失效能力。
-
公开(公告)号：CN102969356B
公开(公告)日：2015-05-27
申请号：CN201210443873.0
申请日：2012-11-08
Applicant: 电子科技大学 , 东莞电子科技大学电子信息工程研究院
Abstract: 一种超结功率器件的终端结构，属于半导体功率器件技术领域。包括器件元胞和器件终端；器件元胞漂移区由交替相间的P柱区和N柱区构成超结结构；器件终端包括过渡终端区和耐压终端区；所述过渡终端区处于器件元胞和耐压终端区之间；过渡终端区具有与元胞相同的超结结构，耐压终端区的超结结构中P柱区和N柱区的掺杂浓度小于器件元胞的超结结构中P柱区和N柱区的掺杂浓度。本发明实际是元胞和终端采用不同的漂移区掺杂浓度。元胞区采用高掺杂漂移区获得低比导通电阻，终端区适当采用较低的掺杂浓度获得高耐压。采用该结构能够在和常规超结终端结构面积相同的情况下获得更高的耐压，或者在相同耐压的情况下具有比常规超结结构更小的面积。
-
公开(公告)号：CN102832245B
公开(公告)日：2014-12-10
申请号：CN201110386133.3
申请日：2011-11-29
Applicant: 电子科技大学 , 东莞电子科技大学电子信息工程研究院
Abstract: 一种具有优化雪崩击穿电流路径的超结MOSFET器件，属于半导体功率器件技术领域。本发明在普通超结MOSFET器件的第二导电类型半导体掺杂柱区(8)中嵌入一个掺杂浓度更高的第二导电类型半导体掺杂岛区(7)，同时将金属化源极(1)做成槽型结构、并将第二导电类型半导体掺杂接触区(6)做在金属化源电极(1)两端的沟槽底部并靠近第二导电类型半导体掺杂岛区(7)。通过上述措施，能够有效改变超结MOSFET器件发生雪崩击穿时雪崩击穿电流路径，使雪崩击穿电流远离寄生BJT的基区，从而避免寄生BJT的发射极正偏造成BJT开启，从而提高了器件可靠性。
-
公开(公告)号：CN102738214B
公开(公告)日：2014-06-18
申请号：CN201210187423.X
申请日：2012-06-08
Applicant: 电子科技大学 , 东莞电子科技大学电子信息工程研究院
Abstract: 一种能够有效防止电荷失衡的超结VDMOS器件，属功率半导体器件领域。本发明在常规超结VDMOS的超结结构中与外延区（3）导电类型相反的柱区（4）中掺入深能级杂质（对N沟道器件，掺入施主杂质S、Se或Te；对于P沟道器件，掺入受主杂质In、Ti或Zn）。这些深能级施主杂质在常温下电离率比较低，可以忽略其对柱区（4）掺杂浓度的贡献，不影响器件的静态电荷平衡。当器件正向导通并工作在大电流下时，随着器件温度升高，上述深能级杂质的电离率将得到大幅提高，相当于降低了柱区（4）的掺杂水平，有效缓解了由于载流子流过外延区（3）所造成的超结结构电荷失衡导致的器件雪崩击穿电压下降，提高了器件可工作的电流范围，扩大了器件的正向安全工作区。
-
Patent Agency Ranking
公开(公告)号：CN102810567A
公开(公告)日：2012-12-05
申请号：CN201210187444.1
申请日：2012-06-08
Applicant: 电子科技大学
Abstract: 一种动态电荷平衡的超结VDMOS器件，属于功率半导体器件领域。本发明在常规超结VDMOS器件超结结构的外延区（3）中掺入深能级杂质（对N沟道器件而言，掺入施主杂质S、Se或Te；对于P沟道器件而言，掺入受主杂质In、Ti或Zn）。这些深能级施主杂质在常温下电离率比较低，可以忽略其对超结中柱区（4）掺杂浓度的贡献，因此不影响器件的静态电荷平衡。当器件正向导通并工作在大电流下时，随着器件温度升高，上述深能级杂质的电离率将得到大幅提高，相当于提高了外延区（3）的掺杂水平，有效缓解了由于载流子流过外延区（3）所造成的超结结构电荷失衡导致的器件雪崩击穿电压下降，提高了器件可工作的电流范围，扩大了器件的正向安全工作区。
-
公开(公告)号：CN102856368A
公开(公告)日：2013-01-02
申请号：CN201210364290.9
申请日：2012-09-27
Applicant: 电子科技大学
IPC: H01L29/73 , H01L21/331
Abstract: 一种功率双极型晶体管及其制备方法，属于半导体器件与工艺制造领域。所述功率双极型晶体管由下到上依次包括：集电区金属电极，由第一导电类型半导体材料构成的集电区，由第二导电类型半导体材料构成的基区；基区的上方分别具有与基区表面接触的基区金属电极和由第一导电类型半导体材料构成的发射区；发射区的上方具有与发射区表面接触的发射区金属电极；发射区的侧壁与基区金属电极之间，以及基区金属电极与发射区金属电极之间填充隔离介质。由于发射区的侧壁被介质层包围，避免了基极电流直接从基区接触流入发射区的侧壁，缓解了电流集边效应。同时通过在隔离介质上挖孔制作基区金属电极，不会增加基区寄生电阻，对功率双极型晶体管输出功率没有影响。
-
公开(公告)号：CN102969356A
公开(公告)日：2013-03-13
申请号：CN201210443873.0
申请日：2012-11-08
Applicant: 电子科技大学
Abstract: 一种超结功率器件的终端结构，属于半导体功率器件技术领域。包括器件元胞和器件终端；器件元胞漂移区由交替相间的P柱区和N柱区构成超结结构；器件终端包括过渡终端区和耐压终端区；所述过渡终端区处于器件元胞和耐压终端区之间；过渡终端区具有与元胞相同的超结结构，耐压终端区的超结结构中P柱区和N柱区的掺杂浓度小于器件元胞的超结结构中P柱区和N柱区的掺杂浓度。本发明实际是元胞和终端采用不同的漂移区掺杂浓度。元胞区采用高掺杂漂移区获得低比导通电阻，终端区适当采用较低的掺杂浓度获得高耐压。采用该结构能够在和常规超结终端结构面积相同的情况下获得更高的耐压，或者在相同耐压的情况下具有比常规超结结构更小的面积。
-
公开(公告)号：CN102820340A
公开(公告)日：2012-12-12
申请号：CN201210316638.7
申请日：2012-08-31
Applicant: 电子科技大学
IPC: H01L29/861 , H01L29/06
Abstract: 一种浅槽金属氧化物半导体二极管，属于半导体器件技术领域。本发明在现有浅槽金属氧化物半导体二极管（中国专利申请号201010519680.X）的基础上，在两个深P体区之间的N-外延层中均匀增加了若干平行于整个器件宽度方向的P型条；所述P型条的尾部在整个器件的背部以展宽的方式与深P体区相连或通过位于整个器件背部的浅槽金属与金属化阳极相连，以实现P型条与深P体区等电位。两个深P体区与二者之间的P型条以及N-外延层形成结型场效应晶体管（JFET）结构。本发明可以进一步降低导通压降，大大提高击穿电压并且降低泄露电流，更好地实现了正向导通压降与反向恢复时间的折中。
-
公开(公告)号：CN102760770A
公开(公告)日：2012-10-31
申请号：CN201210189789.0
申请日：2012-06-11
Applicant: 电子科技大学
IPC: H01L29/78
Abstract: 一种抗单粒子辐照的超结VDMOS器件，属于功率半导体器件技术领域。本发明在传统超结VDMOS器件的超结结构中第二导电类型掺杂半导体柱区（4）的下方，引入一层二氧化硅介质层（12）。与传统超结VDMOS结构相比，通过二氧化硅介质层（12）的引入，使得器件在受到单粒子辐照时产生的空穴-电子对数量大幅减少、复合速率加快，并可以防止了寄生双极型晶体管的雪崩注入型二次击穿。提高了器件的抗辐照能力，扩大了器件的应用领域。
-
-
-
-
-
-
-
-
-
Search Results
15
records
(took 0.048 seconds)
