-
公开(公告)号：CN103383958B
公开(公告)日：2016-06-08
申请号：CN201310300668.3
申请日：2013-07-17
Applicant: 电子科技大学 , 东莞电子科技大学电子信息工程研究院
IPC: H01L29/739 , H01L29/06 , H01L29/423 , H01L21/331
Abstract: 一种RC-IGBT器件及其制作方法，属于功率半导体器件技术领域。本发明在传统RC-IGBT器件结构的基础上，在N+集电极短路区11与N型电场阻止层8之间引入P型阱区12，并采用隔离介质13使得N型电场阻止层8与P型阱区12二者与金属集电极10之间相互绝缘。本发明在具备传统RC-IGBT器件特性的基础上，在正向导通时可以完全消除传统RC-IGBT固有的Snapback现象，并具有与传统RC-IGBT相似的损耗特性。本发明适用于从小功率到大功率的半导体功率器件和功率集成电路领域。
-
公开(公告)号：CN103515443B
公开(公告)日：2016-03-02
申请号：CN201310420420.0
申请日：2013-09-16
Applicant: 电子科技大学 , 东莞电子科技大学电子信息工程研究院
IPC: H01L29/78 , H01L29/423 , H01L21/336
Abstract: 本发明涉及功率半导体器件技术，具体的说是涉及一种超结结构的横向功率器件及其制造方法。本发明的一种超结功率器件，其特征在于，在第二导电类型半导体漂移区4和第一导电类型半导体体区9上设置有凹槽，所述厚氧化层12覆盖设置在第二导电类型半导体漂移区4的上表面，所述薄栅氧化层13覆盖设置在第一导电类型半导体体区9的上表面，所述栅电极2覆盖设置在厚氧化层12和薄栅氧化层13的上表面。本发明的有益效果为，增大了漂移区4表面的积累层通道面积，可以达到更低的正向导通电阻。本发明尤其适用于超结结构的横向功率器件。
-
公开(公告)号：CN103489907B
公开(公告)日：2016-02-03
申请号：CN201310420417.9
申请日：2013-09-16
Applicant: 电子科技大学 , 东莞电子科技大学电子信息工程研究院
IPC: H01L29/739 , H01L21/331 , H01L29/423
Abstract: 本发明涉及半导体技术，具体的说是涉及一种绝缘栅双极型晶体管。本发明所述的绝缘栅双极型晶体管，采用一个双极型晶体管BJT及一个第二种导电类型的金属-绝缘体-半导体场效应晶体管MISFET组合形成IGBT，在第二种导电类型的MISFET的第二种导电类型的半导体材料上表面上形成了第一种导电类型的体区，在体区中形成了第一种由绝缘材料和半绝缘材料或导体构成的槽栅结构，在体区中还形成了第二种导电类型的半导体作为MISFET的源区；在体区中还形成了第一种导电类型的半导体区，在体区中形成了第二种由绝缘材料和半绝缘材料或导体构成的槽栅结构。本发明的有益效果为，具有低导通压降、快关断的优点。本发明尤其适用于绝缘栅双极型晶体管。
-
公开(公告)号：CN103268888B
公开(公告)日：2015-09-09
申请号：CN201310174856.6
申请日：2013-05-13
Applicant: 电子科技大学 , 东莞电子科技大学电子信息工程研究院
IPC: H01L29/739 , H01L27/06
Abstract: 一种具有发射极镇流电阻（EBR）的IGBT器件，属于功率半导体器件技术领域。常规EBR结构的IGBT器件中，发射极镇流电阻由距离发射极接触区较远的条状N+发射区条构成，其电阻值通常呈现负温度系数，即：温度越高，电阻值越小，IGBT的饱和电流增大，器件短路能力在高温环境下将显著减弱。本发明通过在N+发射区条里面引入具有正温度系数的金属层（如镍铁合金），使得金属层与距离发射极接触区较远的条状N+发射区一起形成具有正温度系数的金属-介质复合电阻，实现发射极镇流电阻的正温度系数效应，使得发射极镇流电阻的阻值器件随工作温度的升高而升高，最终达到器件短路能力随温度升高而趋于增强的效果。
-
公开(公告)号：CN106030811B
公开(公告)日：2019-04-26
申请号：CN201380082039.6
申请日：2013-12-30
Applicant: 电子科技大学 , 东莞电子科技大学电子信息工程研究院
IPC: H01L29/78 , H01L21/336
Abstract: 一种功率半导体器件纵向超结漂移区结构的制作方法，涉及半导体技术，制作方法包括：以P+单晶硅片为衬底(11)，首先在P+单晶硅衬底(11)表面外延生长P型层(12)，然后在P型层(12)表面通过外延或离子注入并推阱形成一层N型层(13)，其中P型层(12)是超结部分的耐压层，N型层(13)是器件正面MOS部分的形成区域，在器件正面工艺完成后进行背面减薄，通过背面氢离子的多次选择性注入以及低温退火，形成超结结构中的N柱区(25)。本发明的有益效果为，制作方法简单，降低了制造工艺难度，减少了制造成本，尤其适用于功率半导体器件纵向超结漂移区结构的制作。
-
Patent Agency Ranking
公开(公告)号：CN106030811A
公开(公告)日：2016-10-12
申请号：CN201380082039.6
申请日：2013-12-30
Applicant: 电子科技大学 , 东莞电子科技大学电子信息工程研究院
IPC: H01L29/78 , H01L21/336
CPC classification number: H01L29/0634 , H01L21/263 , H01L21/26506 , H01L21/26513 , H01L21/324 , H01L29/0878 , H01L29/1095 , H01L29/66333 , H01L29/66712 , H01L29/7395 , H01L29/7802
Abstract: 一种功率半导体器件纵向超结漂移区结构的制作方法，涉及半导体技术，制作方法包括：以P+单晶硅片为衬底(11)，首先在P+单晶硅衬底(11)表面外延生长P型层(12)，然后在P型层(12)表面通过外延或离子注入并推阱形成一层N型层(13)，其中P型层(12)是超结部分的耐压层，N型层(13)是器件正面MOS部分的形成区域，在器件正面工艺完成后进行背面减薄，通过背面氢离子的多次选择性注入以及低温退火，形成超结结构中的N柱区(25)。本发明的有益效果为，制作方法简单，降低了制造工艺难度，减少了制造成本，尤其适用于功率半导体器件纵向超结漂移区结构的制作。
-
公开(公告)号：CN103383957B
公开(公告)日：2015-08-19
申请号：CN201310283853.6
申请日：2013-07-08
Applicant: 电子科技大学 , 东莞电子科技大学电子信息工程研究院
IPC: H01L29/739 , H01L29/06
Abstract: 一种逆导型IGBT器件，属于功率半导体器件技术领域。本发明利用变组分的混合晶体来制作IGBT的集电区，形成禁带宽度渐变的能带结构。在集电区与漂移区交界处具有较小的禁带宽度，降低了集电区与漂移区的内建电势，缓解snap-back现象；同时由于集电区材料组分渐变，形成渐变的禁带宽度，在集电区内产生了一个少子的减速场，从而减小了漂移区向集电区的少子注入，提高了集电区向漂移区注入效率，可获得更强的电导调制效应，有利于降低IGBT的正向导通压降。
-
公开(公告)号：CN103258848B
公开(公告)日：2015-06-17
申请号：CN201310175984.2
申请日：2013-05-13
Applicant: 电子科技大学 , 东莞电子科技大学电子信息工程研究院
IPC: H01L29/739 , H01L29/36 , H01L21/331
Abstract: 一种具有正温度系数发射极镇流电阻（EBR）的IGBT器件，属于功率半导体器件技术领域。常规EBR结构的IGBT器件中，发射极镇流电阻由距离发射极接触区较远的条状N+发射区条构成，其电阻值通常呈现负温度系数，即：温度越高，电阻值越小，IGBT的饱和电流增大，器件短路能力在高温环境下将显著减弱。本发明通过在N+发射区里面深能级受主杂质（包括In、Ti、Co或Ni），使得深能级受主杂质电离后产生的空穴对N型杂质具有一定的补偿作用，以提高增大EBR电阻，这样就实现了正温度系数的发射极镇流电阻，使得IGBT器件随温度升高，发射极镇流电阻增大，提高IGBT的短路和抗闩锁能力。
-
公开(公告)号：CN103441148B
公开(公告)日：2016-08-31
申请号：CN201310350487.1
申请日：2013-08-13
Applicant: 电子科技大学 , 东莞电子科技大学电子信息工程研究院
IPC: H01L29/78 , H01L29/06 , H01L29/872 , H01L29/40
CPC classification number: H01L29/7813 , H01L29/407 , H01L29/41766 , H01L29/42368 , H01L29/7806
Abstract: 一种集成肖特基二极管的槽栅VDMOS器件，属于半导体器件技术领域。本发明在常规槽栅VDMOS器件槽栅结构两侧的漂移区中分别增加一个有肖特基结金属和体电极导电材料构成的附加结构；其中肖特基结金属上与源极金属接触，下与体电极导电材料接触，其余下表面和侧面部分与漂移区相接触形成肖特基结；体电极导电材料的侧面和底面与漂移区之间隔着一层介质层。本发明与具有相同尺寸的传统槽栅VDMOS器件相比可以在相同的击穿电压下，采用更高的漂移区掺杂浓度，因而导通电阻有明显的降低，同时二极管反向恢复特性有明显的改善。
-
公开(公告)号：CN103489909B
公开(公告)日：2015-12-23
申请号：CN201310422648.3
申请日：2013-09-17
Applicant: 电子科技大学 , 东莞电子科技大学电子信息工程研究院
IPC: H01L29/739 , H01L29/06 , H01L21/336 , H01L21/265
Abstract: 具有空穴复合层的IGBT终端结构及其制备方法，属于功率半导体器件技术领域。所述IGBT终端结构是在常规IGBT终端结构的P型等位环中引入空穴复合层（由注入到P型等位环内的碳离子和氧离子经400～550℃温度条件下的退火处理所形成）。空穴复合层的引入可有效降低等位环处的空穴电流密度，减弱器件关断时的电流集中现象，抑制动态雪崩击穿和热击穿，提高IGBT器件的可靠性。由于空穴复合层的引入仅在器件终端的等位环内部，器件正向导通时漂移区的电导调制效应不受影响，因此正向导通压降不会改变。所述制备方法只要增加一张掩膜版进行碳、氧的离子注入，不会增加过多的附加成本。
-
-
-
-
-
-
-
-
-
Search Results
31
records
(took 0.056 seconds)
