-
公开(公告)号：CN103280457B
公开(公告)日：2016-03-23
申请号：CN201310177386.9
申请日：2013-05-14
Applicant: 电子科技大学 , 东莞电子科技大学电子信息工程研究院
IPC: H01L29/78 , H01L29/10 , H01L21/336
Abstract: 一种超低比导通电阻的横向高压功率器件及制造方法，属于功率半导体器件技术领域。通过光刻和离子注入工艺在第二导电类型半导体漂移区（2）表面形成的第二导电类型半导体重掺杂层（5），开态时为器件提供低阻表面导电通道，与降场层（3）下方的第二导电类型半导体漂移区（2）一起，为器件提供两个导电通道。由于采用离子注入增加了低阻表面导电通道，减小了器件表面的电阻率，极大地降低了器件的导通电阻。与常规具有降场层的高压器件相比，本发明提供的横向高压功率器件在相同芯片面积的情况下具有更小的导通电阻（或在相同的导通能力的情况下具有更小的芯片面积）。本发明可应用于消费电子、显示驱动等多种产品中。
-
公开(公告)号：CN103165657B
公开(公告)日：2015-07-29
申请号：CN201310078793.4
申请日：2013-03-13
Applicant: 电子科技大学 , 东莞电子科技大学电子信息工程研究院
Abstract: 一种横向高压功率半导体器件的结终端结构，属于功率半导体器件技术领域。本发明针对专利文献CN102244092B提供的一种横向高压功率半导体器件的结终端结构中直线结终端结构和曲率结终端结构相连部分的电荷平衡问题，在保持器件表面横向超结掺杂条宽度为最小光刻精度W情况下，对终端结构进行分析和优化，提出表面超结结构浓度的关系表达式，根据关系式优化器件结构，从而得到最优化的击穿电压。同时，N型漂移区表面所有的横向超结结构宽度都采用最小光刻精度W，可以减小芯片的版图面积。
-
公开(公告)号：CN103268886B
公开(公告)日：2015-06-17
申请号：CN201310174274.8
申请日：2013-05-13
Applicant: 电子科技大学 , 东莞电子科技大学电子信息工程研究院
Abstract: 一种横向高压功率半导体器件的结终端结构，属于功率半导体器件技术领域。本发明针对专利文献CN102244092B提供的一种横向高压功率半导体器件的结终端结构中直线结终端结构和曲率结终端结构相连部分的电荷平衡问题，在保持器件表面横向超结掺杂条宽度为最小光刻精度W的两倍的情况下，对终端结构进行分析和优化，提出表面超结结构浓度的关系表达式，根据关系式优化器件结构，从而得到最优化的击穿电压。同时，N型漂移区表面所有的横向超结结构宽度都采用最小光刻精度W，可以减小芯片的版图面积。
-
公开(公告)号：CN103413830B
公开(公告)日：2016-08-31
申请号：CN201310356773.9
申请日：2013-08-16
Applicant: 电子科技大学 , 东莞电子科技大学电子信息工程研究院
IPC: H01L29/78 , H01L29/06 , H01L21/336
Abstract: 本发明涉及半导体技术，具体的说是涉及一种横向高压MOSFET及其制造方法。本发明的一种横向高压MOSFET，其特征在于，通过光刻和离子注入工艺在第二种导电类型半导体漂移区中形成第一种导电类型半导体降场层，通过光刻和离子注入工艺，在第二种导电类型半导体漂移区的表面形成的第二种导电类型半导体重掺杂层。本发明的有益效果为，在保持高的击穿耐压的情况下，可以大大的降低器件比导通电阻，同时减小横向高压MOSFET源端的电场峰值，避免强场效应，提高器件的击穿电压，具有更小的导通电阻，在相同的导通能力的情况下具有更小的芯片面积，并很好地优化器件的表面电场，同时，本发明提供的制造方法简单，工艺难度较低。本发明尤其适用于横向高压MOSFET。
-
公开(公告)号：CN103165678B
公开(公告)日：2015-04-15
申请号：CN201310077827.8
申请日：2013-03-12
Applicant: 电子科技大学 , 东莞电子科技大学电子信息工程研究院
Abstract: 一种超结LDMOS器件，属于半导体功率器件领域。本发明在传统超结LDMOS器件的P型衬底中嵌入均匀分布的N+岛，并在有源区和衬底之间加入一层P型电场屏蔽埋层。其中N+岛（2）能通过增强体内电场来提高器件的纵向耐压，同时产生额外的电荷来消除衬底辅助耗尽效应，从而提高器件的击穿电压；P型电场屏蔽埋层（3）可屏蔽源端附近N+岛（2）产生的高电场，降低源区附近电场峰值，并且与N型缓冲层形成超结，加上本身的超结漂移区，使得器件具有多重超结结构，从而有效改善体内的电场分布，提高器件的击穿电压，并同时通过提高漂移区的掺杂浓度来降低器件的比导通电阻，最终达到有效减小器件面积、降低器件成本的目的。
-
Patent Agency Ranking
公开(公告)号：CN103715238B
公开(公告)日：2016-08-31
申请号：CN201310743344.7
申请日：2013-12-30
Applicant: 电子科技大学
IPC: H01L29/739 , H01L29/06 , H01L29/40
Abstract: 本发明涉及半导体功率器件技术领域，涉及一种超低比导通电阻的横向高压器件。本发明的超低比导通电阻的横向高压器件在N型漂移区中引入了高浓度的N型掺杂条为开态电流提供低阻通道，在介质槽中引入体场板辅助耗尽N型漂移区和N型掺杂条，提高器件的击穿电压。本发明的有益效果为，具有导通电阻低、耐压高和版图面积小的优点，同时还降低了工艺难度和成本。本发明尤其适用于超低比导通电阻的横向高压器件。
-
公开(公告)号：CN103036550B
公开(公告)日：2015-09-09
申请号：CN201210529443.0
申请日：2012-12-11
Applicant: 电子科技大学
IPC: H03K17/78 , H03K17/567
Abstract: 一种快速放电的光电继电器，属于电子技术领域。包括输入端光控信号产生电路、光控信号接收及光电转换电路、控制电路和输出电路；输入端光控信号产生电路由一个发光二极管LED（11）构成，光控信号接收及光电转换电路由一个光电二极管阵列PDA构成，控制电路包括一个级联三极管、三个二极管，用于为输出电路的功率MOSFET器件提供充放电通道；输出电路包括一对功率MOSFET器件。本发明提供的快速放电的光电继电器，由于其控制电路采用了两个或多个三级管的级联，级联后的三极管电流放大倍数增大，抽取电荷的速度显著加快，因而比现有的光电继电器具有更快的放电速度，能够适应更高频率的继电场合。
-
公开(公告)号：CN103312310A
公开(公告)日：2013-09-18
申请号：CN201310176323.1
申请日：2013-05-14
Applicant: 电子科技大学
IPC: H03K17/78 , H03K17/567
Abstract: 一种高速光电继电器，属于电子技术领域，涉及光电继电器。本发明针对现有内置光电控制电路的光电继电器由于放电速度慢导致继电器关断速度较慢的技术问题进行改进。采用双级或多级三极管级联构成达林顿管作为控制电路中的放电通道，级联后放大倍数增大，电路放电能力增强，在光伏输出消失后通过高速放电通道，使得功率MOSFET关断速度大大提高，从而达到快速关断继电器的目的。
-
公开(公告)号：CN102945838A
公开(公告)日：2013-02-27
申请号：CN201210435056.0
申请日：2012-11-05
Applicant: 电子科技大学
IPC: H01L23/522
Abstract: 一种高压互连结构，属于半导体功率器件技术领域。本发明用于具有横向高压功率器件的高压集成电路中，在横向高压功率器件的漏极或阳极与高压电路连接端口之间采用邦定技术中的邦定线进行跨接。本发明提供的高压互连结构，由于使用了邦定线作为器件的高压互连线，增加了互连线与器件表面之间的距离，与传统高压互连技术相比，减小了互连线电位对器件表面电场的影响，大大增强了器件在具有高压互连线时的耐压能力。与现有的各种高压互连的屏蔽技术相比，本发明没有引入降场层或场板等其他结构，从而不会增加工艺复杂性与器件成本。
-
公开(公告)号：CN119451141A
公开(公告)日：2025-02-14
申请号：CN202510027498.9
申请日：2025-01-08
Applicant: 电子科技大学
IPC: H10D10/60 , H10D10/01 , H10D62/10 , H01L21/762
Abstract: 本发明公开了一种双层STI结构的抗辐照加固双极器件，属于半导体器件技术领域。本发明所述器件包括第一导电类型衬底、第二导电类型集电极深阱区、第二导电类型集电极阱区、第二导电类型集电极注入区、第一导电类型基极深阱区、第一导电类型基极阱区、第一导电类型基极注入区、第二导电类型发射极阱区、第二导电类型发射极注入区和双层STI浅槽隔离结构。本发明中的STI浅槽隔离结构为SiO2和磷硅玻璃PSG的双层结构，解决了总剂量辐照后电流增益下降的技术问题，提高了双极器件的抗辐照能力，能够广泛应用于空间环境中，对航天技术集成电路的抗辐照加固具有重大意义。
-
-
-
-
-
-
-
-
-
Search Results
47
records
(took 0.049 seconds)
