-
公开(公告)号：CN103325835B
公开(公告)日：2015-10-21
申请号：CN201310202568.7
申请日：2013-05-28
Applicant: 电子科技大学 , 东莞电子科技大学电子信息工程研究院
IPC: H01L29/78 , H01L29/423
Abstract: 一种具有结型场板结构的SOI功率LDMOS器件，属于功率半导体器件技术领域。这种JFP SOI LDMOS器件采用PN结作为场板，并利用高K介质作为场板介质。一方面，结型场板的PN结电场调制器件表面电场，改善器件的电场分布，提高器件耐压；另一方面，在反向阻断状态时，结型场板辅助耗尽器件漂移区，使器件漂移区掺杂浓度大幅提高，从而降低导通电阻；高K介质用作场介质层，更有利于导通电阻和静态功耗的降低。与常规金属场板相比，结型场板技术还有效地避免了场板末端存在电场尖峰的缺陷；与多晶电阻场板相比，结型场板PN结势垒的存在能避免大的泄漏电流的产生。此外，本发明也与SOI CMOS电路具有很好的兼容性。
-
公开(公告)号：CN103268890B
公开(公告)日：2015-08-19
申请号：CN201310202668.X
申请日：2013-05-28
Applicant: 电子科技大学 , 东莞电子科技大学电子信息工程研究院
Abstract: 一种具有结型场板的功率LDMOS器件，属于功率半导体器件技术领域。本发明在常规LDMOS器件的衬底中形成与衬底掺杂类型相反的埋层，在器件漂移区表面形成由PN结构成的结型场板。本发明利用结型场板中PN结电场分布调制器件表面电场，使器件表面电场分布更加均匀，能有效避免金属场板末端电场尖峰的不足，提高器件的击穿特性；反向阻断状态下，结型场板对漂移区有辅助耗尽作用，能大幅提高漂移区掺杂水平，降低器件导通电阻；同时，结型场板中PN结反向偏置时反向电流小，有利降低场板中的泄漏电流，衬底中的埋层能有效提高器件耐压特性。本发明的器件具有高压、低功耗、低成本与易集成的特点，适用于功率集成电路与射频功率集成电路。
-
公开(公告)号：CN106024873B
公开(公告)日：2018-10-26
申请号：CN201610344066.1
申请日：2016-05-20
Applicant: 电子科技大学
IPC: H01L29/739 , H01L29/06 , H01L29/40
Abstract: 本发明属于功率半导体器件技术领域，涉及一种横向IGBT。本发明的横向IGBT器件，其技术方案是：SOI层上层两端分别具有P型阱区和N型阱区；N型阱区表面远离P型阱区的一端具有P型阳极区，P型阱区表面远离N型阱区的一端具有相互独立的P型体接触区和N型阴极区，N型阴极区位于靠近N型阱区的一侧；由P型体接触区和N型阴极区引出阴极电极；其特征在于，在靠近器件阴极一侧引入隔离槽，隔离槽沿器件纵向方向有开口，且隔离槽由位于槽内壁的介质层和由介质层包围的导电材料构成，其侧壁与P型阱区中的N型阴极区接触形成槽栅结构，所述P型体接触区和N型阴极区沿器件纵向方向均分为两段，两段之间有间距，并沿器件的横向中线呈对称结构。
-
公开(公告)号：CN105047702A
公开(公告)日：2015-11-11
申请号：CN201510410157.6
申请日：2015-07-13
Applicant: 电子科技大学
CPC classification number: H01L29/66681 , H01L29/401 , H01L29/42356 , H01L29/42364
Abstract: 本发明属于半导体技术，具体的说是涉及一种LDMOS器件的制造方法。本发明LDMOS器件制造方法的主要步骤为：在第二导电类型半导体衬底上表面生成第一导电类型半导体有源层；在第一导电类型半导体有源层上层注入离子形成介质隔离层，所述介质隔离层上表面的第一导电类型半导体有源层形成辅助半导体层；在辅助半导体层中注入第二导电类型半导体杂质；刻蚀辅助半导体层两端至介质隔离层表面形成第一有源区窗口和第二有源区窗口；在第一有源区窗口制造体区和生成源极金属，在第二有源区窗口制造漏接触区和生成漏极金属。本发明的有益效果为，可以保证延伸栅为单晶硅材料，避免多晶栅对于延伸栅器件电学性能的影响。
-
公开(公告)号：CN103441147A
公开(公告)日：2013-12-11
申请号：CN201310346866.3
申请日：2013-08-09
Applicant: 电子科技大学
IPC: H01L29/78 , H01L29/06 , H01L29/10 , H01L29/423
Abstract: 一种横向SOI功率半导体器件，属于功率半导体器件技术领域。器件元胞结构包括衬底、绝缘介质层及绝缘介质层上方的器件有源层，器件有源层包括源区、漏区、栅和漂移区；其中源区和漏区之间的漂移区由两个平行于器件横向方向的第一半导体掺杂区中间夹一个第二半导体掺杂区形成三明治结构，其中第一半导体掺杂区的导电类型与源区结构中的第一导电类型半导体体区的导电类型不同；在两个第一半导体掺杂区的外侧面分别具有一层高k介质层。本发明能够缓解横向超结SOI功率半导体器件存在的衬底辅助耗尽效应，不存在超结功率半导体器件中需要考虑的超结结构的电荷平衡问题，具有更高的反向耐压性能和更低的正向导通电阻，且制作工艺难度和成本相对较低。
-
Patent Agency Ranking
公开(公告)号：CN105633137B
公开(公告)日：2019-02-01
申请号：CN201610015326.0
申请日：2016-01-08
Applicant: 电子科技大学
IPC: H01L29/423 , H01L29/78
Abstract: 本发明属于功率半导体技术领域，特别涉及一种槽栅功率MOSFET器件。本发明有以下特点：一、采用横向重掺杂半导体漏区和纵向漏延伸区，从而使器件同时具有VDMOS可并联产生大电流和LDMOS易集成的优点；二、采用分段沟槽栅结构，可以提高沟道密度，节省器件尺寸，从而降低器件的比导通电阻；三、通过半导体体区与横向漂移区形成RESURF结构，可以改善器件的表面电场，提高横向漂移区掺杂浓度，导通状态下，横向漂移区形成低阻通道，显著降低器件的功耗。
-
公开(公告)号：CN104465778A
公开(公告)日：2015-03-25
申请号：CN201410834588.0
申请日：2014-12-29
Applicant: 电子科技大学
IPC: H01L29/78 , H01L29/06 , H01L29/423
CPC classification number: H01L29/78 , H01L29/06 , H01L29/4236
Abstract: 本发明属于功率半导体技术领域，特别涉及一种槽型MOS功率器件。本发明的槽型功率MOS器件具有槽栅结构和槽源结构，不仅保持功率VDMOS可并联产生大电流和元胞尺寸小的特点，而且兼具可集成的优点。在反向耐压状态下，槽栅结构和槽源结构辅助耗尽漂移区，可以显著提高漂移区的掺杂浓度，降低器件导通电阻；在正向导通状态下，漂移区中靠近槽栅结构一侧形成高浓度的多子积累层，进一步降低导通电阻。本发明尤其适用于槽型MOS功率器件。
-
公开(公告)号：CN104183646A
公开(公告)日：2014-12-03
申请号：CN201410439269.X
申请日：2014-08-29
Applicant: 电子科技大学
IPC: H01L29/78 , H01L29/423 , H01L29/06
CPC classification number: H01L29/7824 , H01L29/4238 , H01L29/783
Abstract: 一种具有延伸栅结构的SOI LDMOS器件，属于半导体功率器件技术领域。本发明在常规SOI LDMOS器件漂移区表面引入从多晶硅栅延伸至漏电极的延伸栅结构。在延伸栅结构中引入在器件开态时反向偏置的PN结来减小泄漏电流。延伸栅结构一方面在器件导通状态，在靠近延伸栅介质的漂移区表面感应出多数载流子的积累层，为开态电流提供了一条超低电阻通道,从而显著降低器件的比导通电阻，并使比导通电阻不依赖于漂移区掺杂浓度；另一方面在器件关断状态，延伸栅结构调节漂移区中电场分布从而提高了器件的耐压。此外，开态电流绝大部分由电荷积累层低阻通道流过，因此其温度分布均匀，器件更加稳定。
-
公开(公告)号：CN103268890A
公开(公告)日：2013-08-28
申请号：CN201310202668.X
申请日：2013-05-28
Applicant: 电子科技大学
Abstract: 一种具有结型场板的功率LDMOS器件，属于功率半导体器件技术领域。本发明在常规LDMOS器件的衬底中形成与衬底掺杂类型相反的埋层，在器件漂移区表面形成由PN结构成的结型场板。本发明利用结型场板中PN结电场分布调制器件表面电场，使器件表面电场分布更加均匀，能有效避免金属场板末端电场尖峰的不足，提高器件的击穿特性；反向阻断状态下，结型场板对漂移区有辅助耗尽作用，能大幅提高漂移区掺杂水平，降低器件导通电阻；同时，结型场板中PN结反向偏置时反向电流小，有利降低场板中的泄漏电流，衬底中的埋层能有效提高器件耐压特性。本发明的器件具有高压、低功耗、低成本与易集成的特点，适用于功率集成电路与射频功率集成电路。
-
公开(公告)号：CN105161420B
公开(公告)日：2017-10-13
申请号：CN201510410002.2
申请日：2015-07-13
Applicant: 电子科技大学
IPC: H01L21/336 , H01L29/04
Abstract: 本发明属于半导体技术，具体的说是涉及一种槽型横向MOSFET器件的制造方法。本发明的方法主要为：通过刻蚀深槽、倾斜离子注入、高温退火、外延等工艺步骤，使注入的离子与硅反应形成U型介质层，同时在介质层表面仍保留有单晶硅层，接着在单晶硅层表面通过外延技术得到用于器件制造的单晶硅半导体层，提供器件有源区的单晶硅层，实现了一种槽型横向半导体器件的工艺制造。本发明的工艺有以下优点：本发明可以在介质层薄膜上得到单晶硅材料，避免了多晶硅作为有源区带来的泄漏电流大、击穿电压低以及工艺重复性差等不足。
-
-
-
-
-
-
-
-
-
Search Results
20
records
(took 0.06 seconds)
