公开(公告)号：CN103531619B

公开(公告)日：2016-05-04

申请号：CN201310119631.0

申请日：2013-04-08

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林隆世 ,  黄坤铭 ,  林明毅

IPC: H01L29/739 ,  H01L29/423 ,  H01L21/331

CPC classification number: H01L29/66325 ,  H01L21/8222 ,  H01L29/0634 ,  H01L29/0696 ,  H01L29/0808 ,  H01L29/0847 ,  H01L29/1095 ,  H01L29/42368 ,  H01L29/66659 ,  H01L29/66681 ,  H01L29/66931 ,  H01L29/7393 ,  H01L29/7394 ,  H01L29/7816 ,  H01L29/7824 ,  H01L29/7835

Abstract: 本公开提供了一种具有低寄生BJT增益和稳定阈值电压的金属氧化物半导体横向扩散器件(HV LDMOS)，尤其是横向绝缘栅极双极结型晶体管(LIGBT)及其形成方法。该器件包括绝缘体上硅(SOI)衬底，其具有漂移区域、漂移区域中的两个相反掺杂的阱区域、位于漂移区域和第二阱区域上方并嵌入其中的两个绝缘结构、栅极结构以及源极区域，该源极区域处在第二阱区域中且位于嵌在第二阱区域中的第三阱区域上方。第三阱区域设置在栅极结构和第二绝缘结构之间。

公开(公告)号：CN103996671A

公开(公告)日：2014-08-20

申请号：CN201310187908.3

申请日：2013-05-20

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林隆世 ,  杨富雄 ,  黄坤铭 ,  林明毅 ,  褚伯韬

IPC: H01L23/522 ,  H01L21/20 ,  H01L29/06 ,  H01L27/04

CPC classification number: H01L21/02532 ,  H01L21/02381 ,  H01L21/02488 ,  H01L21/0257 ,  H01L21/02587 ,  H01L21/76262 ,  H01L29/0619 ,  H01L29/36 ,  H01L29/66325 ,  H01L29/7394

Abstract: 本发明是多层衬底。集成电路的衬底包括具有原载流子浓度的器件晶圆和设置在器件晶圆上方的外延层。外延层具有第一载流子浓度。第一载流子浓度高于原载流子浓度。

公开(公告)号：CN103531619A

公开(公告)日：2014-01-22

申请号：CN201310119631.0

申请日：2013-04-08

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林隆世 ,  黄坤铭 ,  林明毅

IPC: H01L29/739 ,  H01L29/423 ,  H01L21/331

CPC classification number: H01L29/66325 ,  H01L21/8222 ,  H01L29/0634 ,  H01L29/0696 ,  H01L29/0808 ,  H01L29/0847 ,  H01L29/1095 ,  H01L29/42368 ,  H01L29/66659 ,  H01L29/66681 ,  H01L29/66931 ,  H01L29/7393 ,  H01L29/7394 ,  H01L29/7816 ,  H01L29/7824 ,  H01L29/7835 ,  H01L29/4232 ,  H01L29/063

Abstract: 本发明提供了一种具有低寄生BJT增益和稳定阈值电压的金属氧化物半导体横向扩散器件(HV LDMOS)，尤其是横向绝缘栅极双极结型晶体管(LIGBT)及其形成方法。该器件包括绝缘体上硅(SOI)衬底，其具有漂移区域、漂移区域中的两个相反掺杂的阱区域、位于漂移区域和第二阱区域上方并嵌入其中的两个绝缘结构、栅极结构以及源极区域，该源极区域处在第二阱区域中且位于嵌在第二阱区域中的第三阱区域上方。第三阱区域设置在栅极结构和第二绝缘结构之间。

公开(公告)号：CN113571576A

公开(公告)日：2021-10-29

申请号：CN202110461917.1

申请日：2021-04-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林基富 ,  陈钲欣 ,  徐明义 ,  黄坤铭 ,  郭建利

IPC: H01L29/739 ,  H01L29/06 ,  H01L21/331

Abstract: 半导体装置包括在衬底中形成的至第一深度和第一宽度的第一阱以及在衬底中形成的至第二深度和第二宽度的第二阱。在第二阱中形成第一阱，第一深度大于第二深度，并且第二宽度大于第一宽度。在第二阱中形成源极区域，并且在衬底中形成漏极区域。本申请的实施例还涉及形成半导体装置的方法。

公开(公告)号：CN109256375B

公开(公告)日：2020-10-16

申请号：CN201810419528.0

申请日：2018-05-04

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张铭宏 ,  杨钧沂 ,  黄坤铭 ,  褚伯韬 ,  王升平 ,  郭建利

IPC: H01L23/528 ,  H01L23/532 ,  H01L21/768

Abstract: 提供了包括用于焊盘开口和沟槽的增强的钝化结构的集成电路(IC)。在一些实施例中，层间介电(ILD)层覆盖衬底并且至少部分地限定沟槽。该沟槽从ILD层的顶部延伸穿过ILD层至衬底。导电焊盘位于ILD层上面。第一钝化层位于ILD层和导电焊盘上面，并且进一步限定导电焊盘上面的焊盘开口。第二钝化层位于ILD层、导电焊盘和第一钝化层上面，并且进一步内衬焊盘开口中的第一钝化层的侧壁和沟槽中的ILD层的侧壁。此外，第二钝化层相对于ILD层具有低湿气或蒸汽渗透率。本发明的实施例还涉及用于焊盘开口和沟槽的钝化结构。

公开(公告)号：CN106486543A

公开(公告)日：2017-03-08

申请号：CN201610008536.7

申请日：2016-01-07

Applicant: 台湾积体电路制造股份有限公司

Inventor： 游政昇 ,  林信志 ,  黄坤铭 ,  陈列全 ,  褚伯韬 ,  王升平 ,  郭建利

IPC: H01L29/778 ,  H01L21/335 ,  H01L29/40

Abstract: 一种半导体器件包括位于衬底上的第一III-V族化合物层、位于第一III-V族化合物层上的第二III-V族化合物层、设置在第二III-V族化合物层上的栅极金属堆叠件、设置在栅极金属堆叠件的相对两侧处的源极接触件和漏极接触件、设置在栅极金属堆叠件和漏极接触件之间的栅极场板、形成在源极接触件和漏极接触件上的抗反射涂层(ARC)层以及形成在ARC层上的蚀刻停止层，其中，第一III-V族化合物层的材料与第二III-V族化合物层的材料不同。本发明实施例涉及半导体器件及其制造方法。

公开(公告)号：CN103996671B

公开(公告)日：2017-03-01

申请号：CN201310187908.3

申请日：2013-05-20

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林隆世 ,  杨富雄 ,  黄坤铭 ,  林明毅 ,  褚伯韬

IPC: H01L23/522 ,  H01L21/20 ,  H01L29/06 ,  H01L27/04

CPC classification number: H01L21/02532 ,  H01L21/02381 ,  H01L21/02488 ,  H01L21/0257 ,  H01L21/02587 ,  H01L21/76262 ,  H01L29/0619 ,  H01L29/36 ,  H01L29/66325 ,  H01L29/7394

Abstract: 本发明是多层衬底。集成电路的衬底包括具有原载流子浓度的器件晶圆和设置在器件晶圆上方的外延层。外延层具有第一载流子浓度。第一载流子浓度高于原载流子浓度。

公开(公告)号：CN103515417A

公开(公告)日：2014-01-15

申请号：CN201210414968.X

申请日：2012-10-25

Applicant: 台湾积体电路制造股份有限公司

Inventor： 庄正吉 ,  黄坤铭 ,  洪暄惠 ,  林明毅

IPC: H01L29/06 ,  H01L21/314 ,  H01L21/02

CPC classification number: H01L21/02271 ,  H01L21/02164 ,  H01L21/0217 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L21/76297 ,  H01L27/02 ,  H01L2924/00

Abstract: 一种集成电路包括衬底和钝化层。钝化层包括形成在衬底上方的用于钝化的底部介电层、形成在底部介电层上方的用于钝化的掺杂介电层、和形成在掺杂介电层上方的用于钝化的顶部介电层。本发明提供了一种钝化方案。

公开(公告)号：CN103296063A

公开(公告)日：2013-09-11

申请号：CN201210359847.X

申请日：2012-09-24

Applicant: 台湾积体电路制造股份有限公司

Inventor： 曾昭玮 ,  黄坤铭 ,  庄正吉 ,  杨富雄

IPC: H01L29/06 ,  H01L29/78 ,  H01L21/336

CPC classification number: H01L29/7835 ,  H01L29/0847 ,  H01L29/086 ,  H01L29/0878 ,  H01L29/404 ,  H01L29/41758 ,  H01L29/42368 ,  H01L29/7816

Abstract: 高电压MOS晶体管包括在衬底上方形成的第一漏极/源极区、在衬底上方形成的第二漏极/源极区以及在衬底上方形成的第一金属层。第一金属层包括通过第一金属塞连接至第一漏极/源极区的第一导体，通过第二金属塞连接至第二漏极/源极区的第二导体以及在第一导体和第二导体之间形成的多个浮置金属环。浮置金属环有助于提高高电压MOS晶体管的击穿电压。本发明提供用于高电压MOS晶体管的装置和方法。

公开(公告)号：CN100466291C

公开(公告)日：2009-03-04

申请号：CN200510055077.X

申请日：2005-03-15

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄坤铭 ,  徐振富

IPC: H01L29/786 ,  H01L21/336 ,  H01L21/316

CPC classification number: H01L29/66765 ,  H01L27/1248 ,  H01L29/78669 ,  H01L29/78678

Abstract: 本发明提供了一种可降低启始电压偏移的薄膜晶体管结构及其制造方法。晶体管结构至少包含：一基板；一薄膜晶体管元件，形成于该基板上；以及保护层，形成于该薄膜晶体管元件上，其中该保护层是以富硅的氧化硅材料所形成。本发明通过提高形成氧化硅层时所使用的含硅气体量，同时降低形成氧化硅层时所使用的含氧气体量来增加氧化硅层内的悬浮键数，以降低保护层制程中，等离子体离子进入硅基板与栅极氧化层间界面的机会，而增加启始电压的均匀度。