-
公开(公告)号：CN109657192B
公开(公告)日：2022-10-11
申请号：CN201811505627.7
申请日：2018-12-10
Applicant: 西安微电子技术研究所
IPC: G06F17/14
Abstract: 本发明公开了一种用于FFT中旋转因子乘运算的操作数地址生成方法，能实现FFT中旋转因子乘运算的操作数地址的连续生成，对FFT中旋转因子乘运算的计算顺序进行优化，将循环超界寻址方式应用于需要进行FFT变换的数据的地址生成，而将循环超界寻址方式是否产生超界作为旋转因子的地址生成的控制条件，用于控制旋转因子的地址变化，有效解决旋转因子的寻址问题，实现FFT旋转因子乘运算的操作数地址的连续生成，有效提升对FFT的处理性能，只需要在每一级乘旋转因子之前设置好与寻址相关的寄存器，地址产生单元便可以根据循环超界加1寻址方式和关联寻址方式自主连续的寻址操作数，程序中配合复数乘法指令可以实现旋转因子乘的快速流水计算。
-
公开(公告)号：CN112035389A
公开(公告)日：2020-12-04
申请号：CN202010888401.0
申请日：2020-08-28
Applicant: 西安微电子技术研究所
Abstract: 本发明公开了一种PLB-AXI总线转换桥及其工作方法，PLB从接口单元实现对PLB访问协议接口的划分，用于处理PLB接口信号；协议转换控制单元，实现PLB协议到AXI协议的完整转换；AXI主接口单元，实现对AXI访问协议接口的划分，用于处理AXI接口信号；寄存器单元，实现对协议转换控制单元内部工作状态信息的寄存，送至DCR接口；异常处理单元，实现对协议转换控制单元内部工作异常信息的处理，送至异常/中断接口。采用两级流水的协议快速转换策略和规避多访问拥塞的缓存策略，实现将PLB总线发起的访问命令转化为从设备所在的AXI总线访问命令，实现两种高速总线的协议通信，提升系统内通信效率，解决嵌入系统、SoC系统内高速PLB总线到AXI总线访问的高效、高可靠转换问题。
-
公开(公告)号：CN109657192A
公开(公告)日：2019-04-19
申请号：CN201811505627.7
申请日：2018-12-10
Applicant: 西安微电子技术研究所
IPC: G06F17/14
Abstract: 本发明公开了一种用于FFT中旋转因子乘运算的操作数地址生成方法，能实现FFT中旋转因子乘运算的操作数地址的连续生成，对FFT中旋转因子乘运算的计算顺序进行优化，将循环超界寻址方式应用于需要进行FFT变换的数据的地址生成，而将循环超界寻址方式是否产生超界作为旋转因子的地址生成的控制条件，用于控制旋转因子的地址变化，有效解决旋转因子的寻址问题，实现FFT旋转因子乘运算的操作数地址的连续生成，有效提升对FFT的处理性能，只需要在每一级乘旋转因子之前设置好与寻址相关的寄存器，地址产生单元便可以根据循环超界加1寻址方式和关联寻址方式自主连续的寻址操作数，程序中配合复数乘法指令可以实现旋转因子乘的快速流水计算。
-
公开(公告)号：CN112965689B
公开(公告)日：2023-05-09
申请号：CN202110217695.9
申请日：2021-02-26
Applicant: 西安微电子技术研究所
Abstract: 本发明公开了一种基于源同步的分布式异步FIFO数据交互方法及FIFO结构，包括以下步骤：发送端产生写操作并维护写指针，将写时钟、写使能及写数据信号通过源同步的方式输出到接收端；发送端根据源同步输入的读时钟、读使能信号维护读指针，并将读指针同步到写时钟域下，维护满/非满信号；接收端产生读操作并维护读指针，将读时钟、读使能信号通过源同步的方式输出到发送端；接收端根据源同步输入的写时钟、写使能及写数据信号维护写指针及写时钟域，并将写指针同步到读时钟域下，维护空/非空信号。本发明有效减少数据发送端和接收端之间数据互联线的数量，降低了物理实现难度，兼顾流量控制的高效数据传输，在有限资源开销的基础上提高能效比。
-
公开(公告)号：CN113238984A
公开(公告)日：2021-08-10
申请号：CN202110218231.X
申请日：2021-02-26
Applicant: 西安微电子技术研究所
IPC: G06F15/78 , H04L12/715
Abstract: 本发明公开了一种三维片上网络结构及工作方法，本发明包括网络接口NI模块、RN模块和垂直接口VI模块；垂直接口模块实现网络接口与垂直方向以及垂直方向之间的数据传输。该结构将二维片上网络和层间通信结构进行分离，既可复用二维片上网络结构，又可支持不同的层间通信结构和不同的三维路由算法，具有良好的继承性和通用性，降低了硬件资源成本和设计复杂度。同时，垂直接口为独立模块，可根据要求进行灵活的版图布局布线，降低了三维片上网络物理实现的复杂度。
-
Patent Agency Ranking
公开(公告)号：CN112965689A
公开(公告)日：2021-06-15
申请号：CN202110217695.9
申请日：2021-02-26
Applicant: 西安微电子技术研究所
Abstract: 本发明公开了一种基于源同步的分布式异步FIFO数据交互方法及FIFO结构，包括以下步骤：发送端产生写操作并维护写指针，将写时钟、写使能及写数据信号通过源同步的方式输出到接收端；发送端根据源同步输入的读时钟、读使能信号维护读指针，并将读指针同步到写时钟域下，维护满/非满信号；接收端产生读操作并维护读指针，将读时钟、读使能信号通过源同步的方式输出到发送端；接收端根据源同步输入的写时钟、写使能及写数据信号维护写指针及写时钟域，并将写指针同步到读时钟域下，维护空/非空信号。本发明有效减少数据发送端和接收端之间数据互联线的数量，降低了物理实现难度，兼顾流量控制的高效数据传输，在有限资源开销的基础上提高能效比。
-
公开(公告)号：CN113946526B
公开(公告)日：2023-06-09
申请号：CN202111277505.9
申请日：2021-10-29
Applicant: 西安微电子技术研究所
Abstract: 本发明公开了一种高速串行总线的多通道数据绑定系统及方法，采用码元对齐模块、解码模块、弹性缓冲器和通道绑定模块按顺序处理由Serdes接收的数据，通过将弹性缓冲增/删码元的信号和协议定义的同步码元相结合，动态调节移位寄存器移位量和写/读指针的方式，有效消除弹性缓冲器增/删码元造成的多通道数据解绑问题，降低多通道链路出错的概率，提升传输效率，移位寄存器的深度可配置，大于高速总线协议中两个同步码元之间的最小间隔，这样可以保证通道同步模块可以对总线协议定义的通道间最大延迟进行恢复。
-
公开(公告)号：CN112948322A
公开(公告)日：2021-06-11
申请号：CN202110218606.2
申请日：2021-02-26
Applicant: 西安微电子技术研究所
IPC: G06F15/78 , G06F5/06 , G06F12/0866
Abstract: 本发明公开了一种基于弹性缓存的虚通道及实现方法，本发明能够实现片上异步互联结构中节点间数据的高效、灵活传输，一方面数据发送端与接收端采用源同步的方式能够有效降低节点间互联信号的数量，有利于后端版图实现；另一方面通过弹性缓存动态调整机制实现了双通道FIFO深度在1和N之间切换，极大地降低了缓存资源，提高了缓存空间利用率。本发明能够弥补传统虚通道机制在缓存资源高、后端实现困难方面存在的不足。
-
公开(公告)号：CN113946526A
公开(公告)日：2022-01-18
申请号：CN202111277505.9
申请日：2021-10-29
Applicant: 西安微电子技术研究所
Abstract: 本发明公开了一种高速串行总线的多通道数据绑定系统及方法，采用码元对齐模块、解码模块、弹性缓冲器和通道绑定模块按顺序处理由Serdes接收的数据，通过将弹性缓冲增/删码元的信号和协议定义的同步码元相结合，动态调节移位寄存器移位量和写/读指针的方式，有效消除弹性缓冲器增/删码元造成的多通道数据解绑问题，降低多通道链路出错的概率，提升传输效率，移位寄存器的深度可配置，大于高速总线协议中两个同步码元之间的最小间隔，这样可以保证通道同步模块可以对总线协议定义的通道间最大延迟进行恢复。
-
公开(公告)号：CN112948322B
公开(公告)日：2023-05-16
申请号：CN202110218606.2
申请日：2021-02-26
Applicant: 西安微电子技术研究所
IPC: G06F15/78 , G06F5/06 , G06F12/0866
Abstract: 本发明公开了一种基于弹性缓存的虚通道及实现方法，本发明能够实现片上异步互联结构中节点间数据的高效、灵活传输，一方面数据发送端与接收端采用源同步的方式能够有效降低节点间互联信号的数量，有利于后端版图实现；另一方面通过弹性缓存动态调整机制实现了双通道FIFO深度在1和N之间切换，极大地降低了缓存资源，提高了缓存空间利用率。本发明能够弥补传统虚通道机制在缓存资源高、后端实现困难方面存在的不足。
-
-
-
-
-
-
-
-
-
Search Results
13
records
(took 0.026 seconds)
