公开(公告)号：CN113946526A

公开(公告)日：2022-01-18

申请号：CN202111277505.9

申请日：2021-10-29

Applicant: 西安微电子技术研究所

Inventor： 王硕 ,  黄巾 ,  于飞 ,  闫鑫 ,  孙甫超 ,  游军 ,  肖刚 ,  冯硕 ,  杨靓

IPC: G06F13/16 ,  G06F13/42 ,  G06F9/30

Abstract: 本发明公开了一种高速串行总线的多通道数据绑定系统及方法，采用码元对齐模块、解码模块、弹性缓冲器和通道绑定模块按顺序处理由Serdes接收的数据，通过将弹性缓冲增/删码元的信号和协议定义的同步码元相结合，动态调节移位寄存器移位量和写/读指针的方式，有效消除弹性缓冲器增/删码元造成的多通道数据解绑问题，降低多通道链路出错的概率，提升传输效率，移位寄存器的深度可配置，大于高速总线协议中两个同步码元之间的最小间隔，这样可以保证通道同步模块可以对总线协议定义的通道间最大延迟进行恢复。

公开(公告)号：CN113986193A

公开(公告)日：2022-01-28

申请号：CN202111277557.6

申请日：2021-10-29

Applicant: 西安微电子技术研究所

Inventor： 王硕 ,  杨靓 ,  虎荣飞 ,  张伟 ,  孙甫超 ,  冯硕 ,  黄巾

IPC: G06F7/50 ,  G06F7/52

Abstract: 本发明提供的二维卷积计算结构，该结构由多个PE单元在二维方向级联组成，PE单元采用自累加模式进行卷积的计算，并将结果存储在各自内部输出端的寄存器中。PE单元通过横向，纵向的扩展构成一个矩形的PE阵列，共同完成卷积的计算，其中，PE单元在横向通过级联寄存器组进行数据的缓存，级联寄存器组的深度可配置，PE单元在纵向通过行间级联FIFO进行数据的缓存，每一行PE阵列的右侧均有一个FIFO对参考图数据进行缓存，PE阵列可以对PE单元间的级联寄存器级数和缓存FIFO的深度进行调节，从而实现卷积计算步长的调节，由此可进行任意步长的ZNCC计算，且支持非矩阵模板的计算，可以有效降低ZNCC算法的计算量，提高ZNCC算法的计算效率，实现高效灵活的卷积计算。

公开(公告)号：CN113946526B

公开(公告)日：2023-06-09

申请号：CN202111277505.9

申请日：2021-10-29

Applicant: 西安微电子技术研究所

Inventor： 王硕 ,  黄巾 ,  于飞 ,  闫鑫 ,  孙甫超 ,  游军 ,  肖刚 ,  冯硕 ,  杨靓

IPC: G06F13/16 ,  G06F13/42 ,  G06F9/30

Abstract: 本发明公开了一种高速串行总线的多通道数据绑定系统及方法，采用码元对齐模块、解码模块、弹性缓冲器和通道绑定模块按顺序处理由Serdes接收的数据，通过将弹性缓冲增/删码元的信号和协议定义的同步码元相结合，动态调节移位寄存器移位量和写/读指针的方式，有效消除弹性缓冲器增/删码元造成的多通道数据解绑问题，降低多通道链路出错的概率，提升传输效率，移位寄存器的深度可配置，大于高速总线协议中两个同步码元之间的最小间隔，这样可以保证通道同步模块可以对总线协议定义的通道间最大延迟进行恢复。