-
公开(公告)号:CN112948322B
公开(公告)日:2023-05-16
申请号:CN202110218606.2
申请日:2021-02-26
Applicant: 西安微电子技术研究所
IPC: G06F15/78 , G06F5/06 , G06F12/0866
Abstract: 本发明公开了一种基于弹性缓存的虚通道及实现方法,本发明能够实现片上异步互联结构中节点间数据的高效、灵活传输,一方面数据发送端与接收端采用源同步的方式能够有效降低节点间互联信号的数量,有利于后端版图实现;另一方面通过弹性缓存动态调整机制实现了双通道FIFO深度在1和N之间切换,极大地降低了缓存资源,提高了缓存空间利用率。本发明能够弥补传统虚通道机制在缓存资源高、后端实现困难方面存在的不足。
-
公开(公告)号:CN112948322A
公开(公告)日:2021-06-11
申请号:CN202110218606.2
申请日:2021-02-26
Applicant: 西安微电子技术研究所
IPC: G06F15/78 , G06F5/06 , G06F12/0866
Abstract: 本发明公开了一种基于弹性缓存的虚通道及实现方法,本发明能够实现片上异步互联结构中节点间数据的高效、灵活传输,一方面数据发送端与接收端采用源同步的方式能够有效降低节点间互联信号的数量,有利于后端版图实现;另一方面通过弹性缓存动态调整机制实现了双通道FIFO深度在1和N之间切换,极大地降低了缓存资源,提高了缓存空间利用率。本发明能够弥补传统虚通道机制在缓存资源高、后端实现困难方面存在的不足。
-
公开(公告)号:CN112965924B
公开(公告)日:2023-02-24
申请号:CN202110218615.1
申请日:2021-02-26
Applicant: 西安微电子技术研究所
Abstract: 本发明公开了一种AHB‑to‑AXI桥接器及激进式处理方法,包括全局控制参数配置模块用于设置有限状态机控制模块先验条件以及设置AXI主机接口模块和AHB从机接口模块的访问粒度;有限状态机控制模块用于处理来自AHB从机接口模块的协议转换模块的命令请求,监测协议转换模块的运行状态和主机接口模块的运行状态;依据有限状态机控制模块的跳转条件,执行有限状态机控制模块的状态转移,并产生AXI主机接口模块的访问请求信息以及AHB从机接口模块和AXI主机接口模块,本发明能提升AHB主机在以不定长增量式突发类型高效率访问AXI从机设备时的访问带宽和数据吞吐效率,访问效率较现有技术提升约12倍。
-
公开(公告)号:CN112965924A
公开(公告)日:2021-06-15
申请号:CN202110218615.1
申请日:2021-02-26
Applicant: 西安微电子技术研究所
Abstract: 本发明公开了一种AHB‑to‑AXI桥接器及激进式处理方法,包括全局控制参数配置模块用于设置有限状态机控制模块先验条件以及设置AXI主机接口模块和AHB从机接口模块的访问粒度;有限状态机控制模块用于处理来自AHB从机接口模块的协议转换模块的命令请求,监测协议转换模块的运行状态和主机接口模块的运行状态;依据有限状态机控制模块的跳转条件,执行有限状态机控制模块的状态转移,并产生AXI主机接口模块的访问请求信息以及AHB从机接口模块和AXI主机接口模块,本发明能提升AHB主机在以不定长增量式突发类型高效率访问AXI从机设备时的访问带宽和数据吞吐效率,访问效率较现有技术提升约12倍。
-
公开(公告)号:CN112965689B
公开(公告)日:2023-05-09
申请号:CN202110217695.9
申请日:2021-02-26
Applicant: 西安微电子技术研究所
Abstract: 本发明公开了一种基于源同步的分布式异步FIFO数据交互方法及FIFO结构,包括以下步骤:发送端产生写操作并维护写指针,将写时钟、写使能及写数据信号通过源同步的方式输出到接收端;发送端根据源同步输入的读时钟、读使能信号维护读指针,并将读指针同步到写时钟域下,维护满/非满信号;接收端产生读操作并维护读指针,将读时钟、读使能信号通过源同步的方式输出到发送端;接收端根据源同步输入的写时钟、写使能及写数据信号维护写指针及写时钟域,并将写指针同步到读时钟域下,维护空/非空信号。本发明有效减少数据发送端和接收端之间数据互联线的数量,降低了物理实现难度,兼顾流量控制的高效数据传输,在有限资源开销的基础上提高能效比。
-
公开(公告)号:CN112965689A
公开(公告)日:2021-06-15
申请号:CN202110217695.9
申请日:2021-02-26
Applicant: 西安微电子技术研究所
Abstract: 本发明公开了一种基于源同步的分布式异步FIFO数据交互方法及FIFO结构,包括以下步骤:发送端产生写操作并维护写指针,将写时钟、写使能及写数据信号通过源同步的方式输出到接收端;发送端根据源同步输入的读时钟、读使能信号维护读指针,并将读指针同步到写时钟域下,维护满/非满信号;接收端产生读操作并维护读指针,将读时钟、读使能信号通过源同步的方式输出到发送端;接收端根据源同步输入的写时钟、写使能及写数据信号维护写指针及写时钟域,并将写指针同步到读时钟域下,维护空/非空信号。本发明有效减少数据发送端和接收端之间数据互联线的数量,降低了物理实现难度,兼顾流量控制的高效数据传输,在有限资源开销的基础上提高能效比。
-
-
-
-
-