公开(公告)号：CN101587746A

公开(公告)日：2009-11-25

申请号：CN200910151383.1

申请日：2005-02-18

Applicant: 株式会社瑞萨科技

Inventor： 长田健一 ,  竹村理一郎 ,  高浦则克 ,  松崎望 ,  河原尊之

IPC: G11C16/02

CPC classification number: G11C13/0004 ,  G11C13/0033 ,  G11C13/004 ,  G11C13/0064 ,  G11C13/0069 ,  G11C16/3454 ,  G11C2013/0092 ,  G11C2213/82

Abstract: 一种半导体器件，具有多个存储单元、中央处理单元、计测RESET时间的定时器电路、计测SET时间的定时器电路，通过使存储单元中使用的NMOS晶体管的阈值电压比外围电路低，容易地进行复位动作。该半导体器件的特征在于：改变在RESET和SET中流过的电流的方向，通过高速驱动位线，防止错误动作。使用最小尺寸的CMOS晶体管，以核心电压(例如1.2V)使相变元件工作时，因为CMOS晶体管的偏移，所以误写入、数据破坏成为问题。根据本发明，能以最小尺寸的单元晶体管实现低电压下的稳定工作。

公开(公告)号：CN1574062A

公开(公告)日：2005-02-02

申请号：CN200410045502.2

申请日：2004-05-28

Applicant: 株式会社瑞萨科技

Inventor： 松崎望 ,  石丸哲也 ,  水野真 ,  桥本孝司

IPC: G11C7/00 ,  G11C16/00

CPC classification number: G11C16/107 ,  G11C16/3468

Abstract: 本发明公开了一种半导体器件。在由进行从衬底注入电子，向栅极电极侧抽出电子的改写动作的存储单元构成的半导体非易失性存储器件，即，栅极抽出型的半导体非易失性存储器件中，存在着这样的问题：当作为改写时的最初的处理施加擦除偏压时，出现成为过擦除状态的存储单元，该存储单元的电荷保持特性劣化。为此，本发明提供一种半导体非易失性存储器件，使用在施加擦除偏压前，对处于擦除单位中的全部存储单元进行写入，然后施加擦除偏压的方法。

公开(公告)号：CN1954428A

公开(公告)日：2007-04-25

申请号：CN200580015301.0

申请日：2005-05-09

Applicant: 株式会社瑞萨科技

Inventor： 松井裕一 ,  松崎望 ,  高浦则克 ,  山本直树 ,  松冈秀行 ,  岩崎富生

IPC: H01L27/10 ,  H01L45/00

CPC classification number: H01L45/06 ,  H01L27/2436 ,  H01L45/12 ,  H01L45/1233 ,  H01L45/1253 ,  H01L45/126 ,  H01L45/144 ,  H01L45/1675

Abstract: 硫属化物材料与高熔点金属或硅氧化物膜的接合性差，因此具有在相变存储器的制造工序中容易剥离的问题。另外，硫属化物材料热稳定性差，因此具有在相变存储器的制造工序中容易升华的问题。在硫属化物材料层的上部和下部形成导电性或绝缘性的接合层，使剥离强度提高。另外，在硫属化物材料层的侧壁形成由氮化膜构成的保护膜来抑制升华。

公开(公告)号：CN1524297A

公开(公告)日：2004-08-25

申请号：CN02813295.5

申请日：2002-07-22

Applicant: 株式会社瑞萨科技 ,  日立超大规模集成电路系统株式会社

Inventor： 田中利广 ,  梅本由纪子 ,  平木充 ,  品川裕 ,  藤户正道 ,  铃川一文 ,  古川博之 ,  山木贵志 ,  神垣良昭 ,  南真一 ,  片山弘造 ,  松崎望

IPC: H01L29/788 ,  H01L29/792 ,  H01L27/115 ,  H01L21/8247

CPC classification number: G11C16/26 ,  G11C5/025 ,  G11C8/08 ,  G11C16/04 ,  G11C16/0425 ,  G11C16/0433 ,  G11C16/08 ,  G11C16/24 ,  G11C16/30 ,  H01L21/28 ,  H01L21/28273 ,  H01L27/105 ,  H01L27/115 ,  H01L27/11521 ,  H01L27/11526 ,  H01L27/11546 ,  H01L29/42328 ,  H01L29/42332 ,  H01L29/4234 ,  H01L29/66825 ,  H01L29/7885 ,  H01L29/792

Abstract: 一种半导体器件包括多个非易失存储单元(1)，各个非易失存储单元包含用于信息储存的MOS型第一晶体管区(3)以及对第一晶体管区进行选择的MOS型第二晶体管区(4)。第二晶体管区具有连接到位线的位线电极(16)以及连接到控制栅控制线的控制栅电极(18)。第一晶体管区具有连接到源线的源线电极(10)、连接到存储器栅控制线的存储器栅电极(14)、以及设置在存储器栅电极正下方的电荷储存区(11)。第二晶体管区的栅承受电压低于第一晶体管区的栅承受电压。假设第二晶体管区的栅绝缘膜的厚度被定义为tc，且第一晶体管区的栅绝缘膜的厚度被定义为tm时，则它们具有tc＜tm的关系。

公开(公告)号：CN100435354C

公开(公告)日：2008-11-19

申请号：CN02813295.5

申请日：2002-07-22

Applicant: 株式会社瑞萨科技 ,  日立超大规模集成电路系统株式会社

Inventor： 田中利广 ,  梅本由纪子 ,  平木充 ,  品川裕 ,  藤户正道 ,  铃川一文 ,  古川博之 ,  山木贵志 ,  神垣良昭 ,  南真一 ,  片山弘造 ,  松崎望

IPC: H01L29/788 ,  H01L29/792 ,  H01L27/115 ,  H01L21/8247

CPC classification number: G11C16/26 ,  G11C5/025 ,  G11C8/08 ,  G11C16/04 ,  G11C16/0425 ,  G11C16/0433 ,  G11C16/08 ,  G11C16/24 ,  G11C16/30 ,  H01L21/28 ,  H01L21/28273 ,  H01L27/105 ,  H01L27/115 ,  H01L27/11521 ,  H01L27/11526 ,  H01L27/11546 ,  H01L29/42328 ,  H01L29/42332 ,  H01L29/4234 ,  H01L29/66825 ,  H01L29/7885 ,  H01L29/792

Abstract: 一种半导体器件包括多个非易失存储单元(1)，各个非易失存储单元包含用于信息储存的MOS型第一晶体管区(3)以及对第一晶体管区进行选择的MOS型第二晶体管区(4)。第二晶体管区具有连接到位线的位线电极(16)以及连接到控制栅控制线的控制栅电极(18)。第一晶体管区具有连接到源线的源线电极(10)、连接到存储器栅控制线的存储器栅电极(14)、以及设置在存储器栅电极正下方的电荷储存区(11)。第二晶体管区的栅承受电压低于第一晶体管区的栅承受电压。假设第二晶体管区的栅绝缘膜的厚度被定义为tc，且第一晶体管区的栅绝缘膜的厚度被定义为tm时，则它们具有tc＜tm的关系。

公开(公告)号：CN101292350A

公开(公告)日：2008-10-22

申请号：CN200580051865.X

申请日：2005-10-17

Applicant: 株式会社瑞萨科技

Inventor： 松崎望 ,  长田健一

IPC: H01L27/105 ,  H01L45/00 ,  G11C13/00

CPC classification number: H01L27/105 ,  G11C11/005 ,  G11C13/0004 ,  G11C17/16 ,  G11C17/165 ,  G11C2213/79 ,  H01L27/2436 ,  H01L27/2463 ,  H01L45/06 ,  H01L45/1233 ,  H01L45/144 ,  H01L45/1675

Abstract: 本发明提供半导体器件及其制造方法，以EEPROM3构成可电重写的非易失性存储器件，以OTPROM4a构成不可电重写的非易失性存储器件。由能以低成本且相同的制造工序制造的相变存储元件构成EEPROM3和OTPROM4a这两者，在EEPROM3中使用将相变材料的非晶状态和结晶状态用作存储信息的相变存储元件，在OPTROM4a中使用将相变材料的非断线状态和断线状态用作存储信息的相变存储元件。

公开(公告)号：CN101292299A

公开(公告)日：2008-10-22

申请号：CN200580051863.0

申请日：2005-10-17

Applicant: 株式会社瑞萨科技

Inventor： 外村修 ,  高浦则克 ,  黑土健三 ,  松崎望

IPC: G11C13/00 ,  H01L27/10 ,  H01L45/00

CPC classification number: G11C13/0069 ,  G11C7/04 ,  G11C13/0004 ,  G11C2013/009 ,  G11C2013/0092 ,  G11C2213/79

Abstract: 本发明提供如下的技术：在包括使用了相变材料的存储单元的半导体器件中，使控制写入速度的置位动作高速化。采用如下方案：将施加在相变材料上的置位脉冲电压取为2级，以第一级电压使相变材料的温度成为核生成最快的温度，以第二级脉冲使之成为结晶生长最快的温度，不溶化相变材料地使其固相生长。另外，采用如下方案：在相变材料上施加的2级脉冲电压由可降低漏极电流标准离差的施加在字线上的2级电压来控制。

公开(公告)号：CN101136426A

公开(公告)日：2008-03-05

申请号：CN200710182150.9

申请日：2007-07-12

Applicant: 株式会社瑞萨科技

Inventor： 茂庭昌弘 ,  松崎望 ,  竹村理一郎

IPC: H01L27/24 ,  H01L23/522 ,  H01L21/822 ,  H01L21/768 ,  G11C11/56

CPC classification number: H01L45/144 ,  G11C11/5678 ,  G11C13/0004 ,  G11C2213/79 ,  H01L27/2436 ,  H01L27/2472 ,  H01L45/06 ,  H01L45/1233 ,  H01L45/1675

Abstract: 一种既能实现利用相变膜作为存储元件时的高集成化又可实现容易形成相变膜的半导体器件及其制造方法。在构成1个存储单元的区域AR1的MISFET和与其相邻的MISFET的2个MISFET之间，MISFET的各源极在半导体基板(1)的表面上绝缘地相邻。而且，在半导体基板(1)的表面的俯视图中，横跨在两MISFET的各源极以及插塞(Plug)(8)及插塞(7)上形成相变膜(10)和具有比其电阻率低的电阻率的导电膜(11)的叠层结构。此外，此叠层结构作为在半导体基板(1)的表面上平行地延伸的布线起作用，导电膜(11)使平行方向的电流在半导体基板(1)的表面上流动。

公开(公告)号：CN1954428B

公开(公告)日：2010-09-29

申请号：CN200580015301.0

申请日：2005-05-09

Applicant: 株式会社瑞萨科技

Inventor： 松井裕一 ,  松崎望 ,  高浦则克 ,  山本直树 ,  松冈秀行 ,  岩崎富生

IPC: H01L27/10 ,  H01L45/00

CPC classification number: H01L45/06 ,  H01L27/2436 ,  H01L45/12 ,  H01L45/1233 ,  H01L45/1253 ,  H01L45/126 ,  H01L45/144 ,  H01L45/1675

Abstract: 硫属化物材料与高熔点金属或硅氧化物膜的接合性差，因此具有在相变存储器的制造工序中容易剥离的问题。另外，硫属化物材料热稳定性差，因此具有在相变存储器的制造工序中容易升华的问题。在硫属化物材料层的上部和下部形成导电性或绝缘性的接合层，使剥离强度提高。另外，在硫属化物材料层的侧壁形成由氮化膜构成的保护膜来抑制升华。

公开(公告)号：CN1977381B

公开(公告)日：2010-05-26

申请号：CN200580021331.2

申请日：2005-07-04

Applicant: 株式会社瑞萨科技

Inventor： 松崎望 ,  寺尾元康

IPC: H01L27/10

CPC classification number: H01L27/101 ,  H01L27/2436 ,  H01L45/06 ,  H01L45/1233 ,  H01L45/128 ,  H01L45/1675

Abstract: 在使用电阻变化材料的非易失性存储器件中，当晶态和非晶态混存时，结晶化时间变短，因而缩短了信息保存寿命。由于与电阻变化材料接触的材料的热传导率不高，所以不能快速地进行改写时的热消散，改写需要较长时间。本发明使电阻变化材料与下部电极的接触面积、和与上部电极的接触面积相同，使电流路径均匀。提供在电阻变化材料的侧壁接触配置热传导率高的材料且使其端部也与下部电极接触的结构。