-
公开(公告)号：CN101313406B
公开(公告)日：2010-11-10
申请号：CN200680043494.5
申请日：2006-11-14
Applicant: 株式会社瑞萨科技
IPC: H01L27/105 , H01L45/00
CPC classification number: H01L27/2463 , H01L27/2436 , H01L45/06 , H01L45/1233 , H01L45/144 , H01L45/1625 , H01L45/1675
Abstract: 在存储单元区域mmry形成以矩阵状配置多个存储元件R的存储单元阵列，所述存储元件R具有通过原子排列变化存储电阻值高的高电阻状态和电阻值低的低电阻状态的硫属元素化物材料存储层22，在逻辑电路区域lgc形成半导体集成电路，存储单元阵列和半导体集成电路混装在同一半导体衬底1上。该硫属元素化物材料存储层22由含有10.5原子％以上40原子％以下的Ga或In中的至少任意一种、和5原子％以上35原子％以下的Ge、和5原子％以上25原子％以下的Sb、和40原子％以上65原子％以下的Te的硫属元素化物材料构成。
-
公开(公告)号：CN101587746A
公开(公告)日：2009-11-25
申请号：CN200910151383.1
申请日：2005-02-18
Applicant: 株式会社瑞萨科技
IPC: G11C16/02
CPC classification number: G11C13/0004 , G11C13/0033 , G11C13/004 , G11C13/0064 , G11C13/0069 , G11C16/3454 , G11C2013/0092 , G11C2213/82
Abstract: 一种半导体器件，具有多个存储单元、中央处理单元、计测RESET时间的定时器电路、计测SET时间的定时器电路，通过使存储单元中使用的NMOS晶体管的阈值电压比外围电路低，容易地进行复位动作。该半导体器件的特征在于：改变在RESET和SET中流过的电流的方向，通过高速驱动位线，防止错误动作。使用最小尺寸的CMOS晶体管，以核心电压(例如1.2V)使相变元件工作时，因为CMOS晶体管的偏移，所以误写入、数据破坏成为问题。根据本发明，能以最小尺寸的单元晶体管实现低电压下的稳定工作。
-
公开(公告)号：CN100521224C
公开(公告)日：2009-07-29
申请号：CN200610082640.7
申请日：2006-05-19
Applicant: 株式会社瑞萨科技
IPC: H01L27/24 , H01L21/822
CPC classification number: H01L27/2436 , H01L45/06 , H01L45/1233 , H01L45/1293 , H01L45/144 , H01L45/1675
Abstract: 本发明提供一种半导体存储器件及其制造方法。硫属化物材料与硅氧化膜的接合性差，因此出现了在相变存储器的制造工序中容易剥离的课题。另外，相变存储器复位时(非晶化)必须要将硫属化物材料加热到熔点以上，因而出现了需要非常大的重写电流的课题。为解决上述课题，在硫属化物材料层和层间绝缘膜之间、以及硫属化物材料层和插塞之间，插入兼具了接合层和高电阻层(热电阻层)的功能的、由极薄的绝缘体或半导体构成的界面层。
-
公开(公告)号：CN1866533A
公开(公告)日：2006-11-22
申请号：CN200610082640.7
申请日：2006-05-19
Applicant: 株式会社瑞萨科技
IPC: H01L27/24 , H01L21/822
CPC classification number: H01L27/2436 , H01L45/06 , H01L45/1233 , H01L45/1293 , H01L45/144 , H01L45/1675
Abstract: 本发明提供一种半导体存储器件及其制造方法。硫属化物材料与硅氧化膜的接合性差，因此出现了在相变存储器的制造工序中容易剥离的课题。另外，相变存储器复位时(非晶化)必须要将硫属化物材料加热到熔点以上，因而出现了需要非常大的重写电流的课题。为解决上述课题，在硫属化物材料层和层间绝缘膜之间、以及硫属化物材料层和插塞之间，插入兼具了接合层和高电阻层(热电阻层)的功能的、由极薄的绝缘体或半导体构成的界面层。
-
公开(公告)号：CN1819059A
公开(公告)日：2006-08-16
申请号：CN200610006409.X
申请日：2006-01-20
Applicant: 株式会社瑞萨科技
IPC: G11C11/4197 , G11C16/02 , G11C11/56
CPC classification number: G11C13/0002 , G11C13/0004 , G11C13/0033 , G11C13/0069
Abstract: 提供一种半导体集成电路装置，即使是增加写入次数也可以获得高可靠性。其构成为，在由第1电极(155)和第2电极(154)夹着信息存储部的存储单元中进行电流从第1电极(155)流向第2电极(154)的动作，并进行反方向的电流从第2电极(154)流向第1电极(155)的动作。由于第1脉冲(171)而产生组成偏离，但通过施加第2脉冲(172)可以消除组成的偏离，使组成恢复到原来的状态。
-
Patent Agency Ranking
公开(公告)号：CN101292299A
公开(公告)日：2008-10-22
申请号：CN200580051863.0
申请日：2005-10-17
Applicant: 株式会社瑞萨科技
CPC classification number: G11C13/0069 , G11C7/04 , G11C13/0004 , G11C2013/009 , G11C2013/0092 , G11C2213/79
Abstract: 本发明提供如下的技术：在包括使用了相变材料的存储单元的半导体器件中，使控制写入速度的置位动作高速化。采用如下方案：将施加在相变材料上的置位脉冲电压取为2级，以第一级电压使相变材料的温度成为核生成最快的温度，以第二级脉冲使之成为结晶生长最快的温度，不溶化相变材料地使其固相生长。另外，采用如下方案：在相变材料上施加的2级脉冲电压由可降低漏极电流标准离差的施加在字线上的2级电压来控制。
-
公开(公告)号：CN1624803A
公开(公告)日：2005-06-08
申请号：CN200410098334.3
申请日：2004-12-03
Applicant: 株式会社瑞萨科技
CPC classification number: G11C11/56 , G11C11/5678 , G11C13/0004 , G11C13/003 , G11C13/004 , G11C13/0069 , G11C2013/0054 , G11C2013/0071 , G11C2013/0078 , G11C2013/009 , G11C2213/76 , G11C2213/79
Abstract: 在非易失性相变存储器中，利用相变部的电阻变化来记录信息。如果使相变部发生焦耳热并保持为特定的温度，则成为低电阻状态，但如果此时使用恒定电压源，则由于在相变部的低电阻化的同时流过大电流，故试样被过热，成为高电阻状态。为此，难以稳定地进行相变部的低电阻化。解决方法是，控制存储单元选择用晶体管QM(MISFET)的栅电压，通过在成为低电阻状态时施加中间状态的电压来限制对试样施加的最大电流。
-
公开(公告)号：CN1954428B
公开(公告)日：2010-09-29
申请号：CN200580015301.0
申请日：2005-05-09
Applicant: 株式会社瑞萨科技
CPC classification number: H01L45/06 , H01L27/2436 , H01L45/12 , H01L45/1233 , H01L45/1253 , H01L45/126 , H01L45/144 , H01L45/1675
Abstract: 硫属化物材料与高熔点金属或硅氧化物膜的接合性差，因此具有在相变存储器的制造工序中容易剥离的问题。另外，硫属化物材料热稳定性差，因此具有在相变存储器的制造工序中容易升华的问题。在硫属化物材料层的上部和下部形成导电性或绝缘性的接合层，使剥离强度提高。另外，在硫属化物材料层的侧壁形成由氮化膜构成的保护膜来抑制升华。
-
公开(公告)号：CN100533596C
公开(公告)日：2009-08-26
申请号：CN200510009302.6
申请日：2005-02-18
Applicant: 株式会社瑞萨科技
CPC classification number: G11C13/0004 , G11C13/0033 , G11C13/004 , G11C13/0064 , G11C13/0069 , G11C16/3454 , G11C2013/0092 , G11C2213/82
Abstract: 一种半导体器件，具有多个存储单元、中央处理单元、计测RESET时间的定时器电路、计测SET时间的定时器电路，通过使存储单元中使用的NMOS晶体管的阈值电压比外围电路低，容易地进行复位动作。该半导体器件的特征在于：改变在RESET和SET中流过的电流的方向，通过高速驱动位线，防止错误动作。使用最小尺寸的CMOS晶体管，以核心电压(例如1.2V)使相变元件工作时，因为CMOS晶体管的偏移，所以误写入、数据破坏成为问题。根据本发明，能以最小尺寸的单元晶体管实现低电压下的稳定工作。
-
公开(公告)号：CN1658328A
公开(公告)日：2005-08-24
申请号：CN200510009302.6
申请日：2005-02-18
Applicant: 株式会社瑞萨科技
CPC classification number: G11C13/0004 , G11C13/0033 , G11C13/004 , G11C13/0064 , G11C13/0069 , G11C16/3454 , G11C2013/0092 , G11C2213/82
Abstract: 一种半导体器件，具有多个存储单元、中央处理单元、计测RESET时间的定时器电路、计测SET时间的定时器电路，通过使存储单元中使用的NMOS晶体管的阈值电压比外围电路低，容易地进行复位动作。该半导体器件的特征在于：改变在RESET和SET中流过的电流的方向，通过高速驱动位线，防止错误动作。使用最小尺寸的CMOS晶体管，以核心电压(例如1.2V)使相变元件工作时，因为CMOS晶体管的偏移，所以误写入、数据破坏成为问题。根据本发明，能以最小尺寸的单元晶体管实现低电压下的稳定工作。
-
-
-
-
-
-
-
-
-
Search Results
12
records
(took 0.023 seconds)
